JPS623664A - Ｆ−ｖ変換器 - Google Patents
Ｆ−ｖ変換器Info
- Publication number
- JPS623664A JPS623664A JP60141575A JP14157585A JPS623664A JP S623664 A JPS623664 A JP S623664A JP 60141575 A JP60141575 A JP 60141575A JP 14157585 A JP14157585 A JP 14157585A JP S623664 A JPS623664 A JP S623664A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- signal
- output
- input
- monostable multivibrator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/10—Energy storage using batteries
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、モータの回転制御装置における回転速度検出
装置に関し、特に、パルスエンコーダより出力された信
号より、その回転速度に比例したアナログ電圧を発生す
るＦ−Ｖ変換器に関する。
装置に関し、特に、パルスエンコーダより出力された信
号より、その回転速度に比例したアナログ電圧を発生す
るＦ−Ｖ変換器に関する。
工作機械の主軸制御等に使用されているモータの回転速
度制御装置としては第５図のブロック図に示すものが知
られている。
度制御装置としては第５図のブロック図に示すものが知
られている。
この回転速度制御装置は、制御対象のモータ５にギヤや
カップリングを介して連結され、その回転角に応じたパ
ルス列信号ＰＡおよびＰＢを出力するパルスエンコーダ
６と、パルス列信号ＰＡおよびＰＢを入力し、これを弁
別してパルス列信号子ｘＰおよび−ｘＰを出力するパル
ス弁別器７と、パルス列信号子ｘＰおよび−ｘＰを入力
し、パルスエンコーダ６の回転速度、即ちモータ５の回
転速度に比例した速度検出電圧ＶＦを出力するＦ−Ｖ変
換器７と、回転速度指令電圧ＶＲと速度検出電圧Ｖｐが
一致するようにモータ５の端子電圧ＶＭを制御するサー
ボ増幅器８で構成されている。
カップリングを介して連結され、その回転角に応じたパ
ルス列信号ＰＡおよびＰＢを出力するパルスエンコーダ
６と、パルス列信号ＰＡおよびＰＢを入力し、これを弁
別してパルス列信号子ｘＰおよび−ｘＰを出力するパル
ス弁別器７と、パルス列信号子ｘＰおよび−ｘＰを入力
し、パルスエンコーダ６の回転速度、即ちモータ５の回
転速度に比例した速度検出電圧ＶＦを出力するＦ−Ｖ変
換器７と、回転速度指令電圧ＶＲと速度検出電圧Ｖｐが
一致するようにモータ５の端子電圧ＶＭを制御するサー
ボ増幅器８で構成されている。
第６図はＦ−Ｖ変換器７の従来例の概略ブロック図で、
パルス列信竹子ＸＰ、−ＸＰを入力し、これをトリガと
して、一定波高、一定幅のパルス＋ＭＰ、−ＭＰをそれ
ぞれ出力する単安定マルチバイブレータ９ど、単安定マ
ルチバイブレータ９の出カパルス十〇Ｐ、−１ｌＰを入
力し、これらを平滑し、アナログ電圧ＶＦを出力する平
滑器１０で構成されている。
パルス列信竹子ＸＰ、−ＸＰを入力し、これをトリガと
して、一定波高、一定幅のパルス＋ＭＰ、−ＭＰをそれ
ぞれ出力する単安定マルチバイブレータ９ど、単安定マ
ルチバイブレータ９の出カパルス十〇Ｐ、−１ｌＰを入
力し、これらを平滑し、アナログ電圧ＶＦを出力する平
滑器１０で構成されている。
第７図は単安定マルチバイブレータ９の具体的回路図、
第１０図はその基本動作のタイミングチャートである。
第１０図はその基本動作のタイミングチャートである。
この単安定マルチバイブレータ９は、パルス列信竹子ｘ
ｐ、−ｘｐを入力するノアゲー） ＮＯＲと、ノアゲ
ートＮＯＲの出力ＯＬＤをロード信号とするカウンタ
ＣＮＴ、 （７４１Ｂ！３）と、カウンタＣＮＴ 、の
パルス幅設定用端子Ａ、Ｂ、Ｃ，Ｄと＋５■電源の間に
それぞれ設けられ、パルス幅を設定するためのスイッチ
ＳＷ＋ 、 ＳＷｚ 、 ＳＷ３． ＳＷａ （スイ
ッチＳＷ、 。
ｐ、−ｘｐを入力するノアゲー） ＮＯＲと、ノアゲ
ートＮＯＲの出力ＯＬＤをロード信号とするカウンタ
ＣＮＴ、 （７４１Ｂ！３）と、カウンタＣＮＴ 、の
パルス幅設定用端子Ａ、Ｂ、Ｃ，Ｄと＋５■電源の間に
それぞれ設けられ、パルス幅を設定するためのスイッチ
ＳＷ＋ 、 ＳＷｚ 、 ＳＷ３． ＳＷａ （スイ
ッチＳＷ、 。
５１１１３はオン、スイッチｓｗ、 、 ｓｗ４はオフ
している）と、パルス幅設定用端子Ａ、Ｂ、Ｃ，Ｄに”
０″レベルを与えるための抵抗Ｒ１，Ｒ２，Ｒ３＋ Ｒ
４と、カウンタＣＮＴ 、のポロー信号Ｒｃｏを反転し
、カウンタＣＮＴ 、のカウントイネーブル入力Ｐに出
力するインバータ ＩＮＶ、と、ノアゲー） ＮＯＲ
の出力とクロックパルスＣＰを入力するオアゲートＯＲ
と、トリガ信竹子ＴＲＧをデータ入力、オアゲートＯＲ
の出力をクロック入力とするＤフリップフロップＯＦＦ
と、ポロー信号ＲＣＯとＤフリップフロップＯＦＦのＱ
出力を入力するナンドゲー）ＮＡＮＤＩ と、ポロー信
号ＲＯＤとＤフリップフロップＯＦＦのＱ出力を入力す
るナントゲートＮＡＮＤ２と、入力端子ＩＩＩがＯＶ、
入力端子１１０が基準電圧−ＲＥＦに接続され、ナント
ゲートＮＡＮＤＩの出力信号Ｓ、が”０”レベルの時、
出力端子Ｙ１が入力端子１１０と接続され、出力信号Ｓ
１が”１”レベルの時、出力端子Ｙ、が入力端子Ｉｌｌ
と接続されてパルス十肝を出力するアナログスイッチＡ
ＳＷ１と、入力端子１２１がＱＶ、入力端子Ｉ２゜が基
準電圧＋ＲＥＦに接続され、ナントゲートＮＡＮＤ２の
出力信号Ｓ２が″Ｏ″レベルの時、出力端子Ｙ２が入力
端子Ｉ２゜と接続され、出力信号Ｓ２が”１“レベルの
時、出力端子Ｙ２が入力端子Ｉ２１と接続されてパルス
−ＭＰを出力するアナログスイッチＡＳＷ、で構成され
ている。
している）と、パルス幅設定用端子Ａ、Ｂ、Ｃ，Ｄに”
０″レベルを与えるための抵抗Ｒ１，Ｒ２，Ｒ３＋ Ｒ
４と、カウンタＣＮＴ 、のポロー信号Ｒｃｏを反転し
、カウンタＣＮＴ 、のカウントイネーブル入力Ｐに出
力するインバータ ＩＮＶ、と、ノアゲー） ＮＯＲ
の出力とクロックパルスＣＰを入力するオアゲートＯＲ
と、トリガ信竹子ＴＲＧをデータ入力、オアゲートＯＲ
の出力をクロック入力とするＤフリップフロップＯＦＦ
と、ポロー信号ＲＣＯとＤフリップフロップＯＦＦのＱ
出力を入力するナンドゲー）ＮＡＮＤＩ と、ポロー信
号ＲＯＤとＤフリップフロップＯＦＦのＱ出力を入力す
るナントゲートＮＡＮＤ２と、入力端子ＩＩＩがＯＶ、
入力端子１１０が基準電圧−ＲＥＦに接続され、ナント
ゲートＮＡＮＤＩの出力信号Ｓ、が”０”レベルの時、
出力端子Ｙ１が入力端子１１０と接続され、出力信号Ｓ
１が”１”レベルの時、出力端子Ｙ、が入力端子Ｉｌｌ
と接続されてパルス十肝を出力するアナログスイッチＡ
ＳＷ１と、入力端子１２１がＱＶ、入力端子Ｉ２゜が基
準電圧＋ＲＥＦに接続され、ナントゲートＮＡＮＤ２の
出力信号Ｓ２が″Ｏ″レベルの時、出力端子Ｙ２が入力
端子Ｉ２゜と接続され、出力信号Ｓ２が”１“レベルの
時、出力端子Ｙ２が入力端子Ｉ２１と接続されてパルス
−ＭＰを出力するアナログスイッチＡＳＷ、で構成され
ている。
この単安定マルチバイブレータ９では、パルス列信竹子
ＸＰまたは−ｘＰが入力後、カウンタＣＮＴ。
ＸＰまたは−ｘＰが入力後、カウンタＣＮＴ。
からポロー信号ＲＣＯ（パルスはクロックパルスＣＰの
５周期分）が出力されている間、パルス十ＭＰまたは−
ＭＰが出力される。
５周期分）が出力されている間、パルス十ＭＰまたは−
ＭＰが出力される。
第９図は平滑器１０の具体例の回路図、第１０図は、そ
の基本動作のタイミングチャートである。
の基本動作のタイミングチャートである。
この平滑器１０は、演算増幅器ＯＰと、抵抗器Ｒ５゜Ｒ
６，Ｒ，と、コンデンサＣ１で構成されている。
６，Ｒ，と、コンデンサＣ１で構成されている。
この平滑器ｌＯの伝達関数は。
ただし、Ｓは微分演算子
となることが一般的に知られている。
そこで、
Ｒ？ ／ Ｒ５＝ Ｒ？ ／ Ｒ６＝ ＫＨ２・Ｃ，＝
τ とおくと となる。
τ とおくと となる。
したがって、パルス＋にＰ、−ＭＰの平均電圧をそれぞ
れ（＋ｌ４Ｐ） ａｔ、 （−ＭＰ） ａｙとすると
、出力電圧ＶＦの平均電圧（Ｖｐ）ａｖは （Ｖｐ） ａｖ＝−Ｋ （（＋ＭＰ） ａｖ＋ （−Ｍ
Ｐ） ａｖ）となる。
れ（＋ｌ４Ｐ） ａｔ、 （−ＭＰ） ａｙとすると
、出力電圧ＶＦの平均電圧（Ｖｐ）ａｖは （Ｖｐ） ａｖ＝−Ｋ （（＋ＭＰ） ａｖ＋ （−Ｍ
Ｐ） ａｖ）となる。
いま、パルス＋ＭＰのみが、パルス幅Ｗ＋９周期Ｔ十で
与えられたとすると、パルスの波高値は前述したように
−ＲＥＦであるので、パルス＋ＭＰの平均電圧（＋ＭＰ
）ａｔ士は 一七 （＋ ＭＰ） ａｖ ＝ −（−ＲＥＦ）Ｔ± となり、出力ＶＦの平均電圧（Ｖｐ）ａｖすはＷ十 （ＶＦ） ａｖ＋＝ −Ｋ ＊ −（−ＲＥＦ）とな
る。
与えられたとすると、パルスの波高値は前述したように
−ＲＥＦであるので、パルス＋ＭＰの平均電圧（＋ＭＰ
）ａｔ士は 一七 （＋ ＭＰ） ａｖ ＝ −（−ＲＥＦ）Ｔ± となり、出力ＶＦの平均電圧（Ｖｐ）ａｖすはＷ十 （ＶＦ） ａｖ＋＝ −Ｋ ＊ −（−ＲＥＦ）とな
る。
次に、パルス−にＰのみが、パルス幅Ｗ−、周期Ｔ−で
与えられたとすると、パルスの波高値は前述したように
＋ＲＥＦであるので、 パルス−ＭＰの平均電圧（−ＭＰ）ａマーは（−ＭＰ）
ａｖ＝ −（＋ ＲＥＦ）となり、出力ＶＦの平均電
圧（Ｖｐ）ａマーはト （ＶＦ） ａｖ−＝ −Ｋ ・−（＋ＲＥＦ）となる、
第１０図（１）、 （２）はパルス＋１．−ｘｐとアナ
ログ電圧Ｖｐの関係を示している。
与えられたとすると、パルスの波高値は前述したように
＋ＲＥＦであるので、 パルス−ＭＰの平均電圧（−ＭＰ）ａマーは（−ＭＰ）
ａｖ＝ −（＋ ＲＥＦ）となり、出力ＶＦの平均電
圧（Ｖｐ）ａマーはト （ＶＦ） ａｖ−＝ −Ｋ ・−（＋ＲＥＦ）となる、
第１０図（１）、 （２）はパルス＋１．−ｘｐとアナ
ログ電圧Ｖｐの関係を示している。
そこで、
Ｗす ＝ 冒−＝ 讐
（ＲＥＦ ） ＝（＋ ＲＥＦ ） ＝−８゜Ｇ＝に＠
Ｗ＠ｅｐ トオくト、出力ＶＦ（７）平均電圧（Ｖｐ） ａｖ 、
（Ｖｐ） ａｖはそれぞれ （１＃）ａマ十 ＝ Ｇ 番 − Ｔ十 （ＶＦ）ａマー＝−Ｇ・ニ となり、入力パルス＋ＭＰおよび−）４Ｐの周期Ｔ＋、
Ｔ−に反比例、すなわち周波数に比例し、入力パルス＋
ｌ’ｌＰに対しては正の電位、入力パルス−肝に対して
は負の電位を持つことがわかる。また、入力パルス−肝
に対しては負の電位を持つことがわかる。また、入力パ
ルス十ＭＰ、 −ＭＰはそれぞれパルス列信号＋ＸＰ、
−ＸＰをトリがとした信号であるので、出力ＶＦはパル
列信竹子ｘＰの周波数に比例した正の電位、またはパル
ス列信号−ｘＰの周波数に比例した負の電位であり、Ｆ
−Ｖ変換器としての機能を満足している。
Ｗ＠ｅｐ トオくト、出力ＶＦ（７）平均電圧（Ｖｐ） ａｖ 、
（Ｖｐ） ａｖはそれぞれ （１＃）ａマ十 ＝ Ｇ 番 − Ｔ十 （ＶＦ）ａマー＝−Ｇ・ニ となり、入力パルス＋ＭＰおよび−）４Ｐの周期Ｔ＋、
Ｔ−に反比例、すなわち周波数に比例し、入力パルス＋
ｌ’ｌＰに対しては正の電位、入力パルス−肝に対して
は負の電位を持つことがわかる。また、入力パルス−肝
に対しては負の電位を持つことがわかる。また、入力パ
ルス十ＭＰ、 −ＭＰはそれぞれパルス列信号＋ＸＰ、
−ＸＰをトリがとした信号であるので、出力ＶＦはパル
列信竹子ｘＰの周波数に比例した正の電位、またはパル
ス列信号−ｘＰの周波数に比例した負の電位であり、Ｆ
−Ｖ変換器としての機能を満足している。
ところで、パルスエンコーダ６の出力信号ＰＡ。
ＰＢは、パルスエンコーダ６の使用状況等により第１１
図（１）、 （２）、 （３）に示すような乱れを生じ
ることがある。第１１図（１）はパルスエンコーダ６の
使用部品の湿度特性や経時変化等により、パルス幅や位
相が変化した場合を示しており、第１１図（２）はパル
スエンコーダ６の出力信号ＰＡ、 ＰＢにノイズが重量
された場合を示しており、第１１図（３）はパルスエン
コーダ６の出力信号ＰＡ、ＰＢが変化するところでリン
グキングを生じている（これは信号線の長さや負荷条件
等により生ずる）場合を示している。Ｆ−Ｖ変換器８で
は、パルスエンコーダ６の出力信号ＰＡ、 ＰＢにこの
ような乱れが生じると入力パルス＋ＸＰと次の入力パル
ス＋ＸＰまたは入力パルス−ＸＰと次の入力パルス−Ｘ
Ｐの間隔が短かく、単安定マルチバイブレータ１０から
パルス＋ＭＰまたはパルス−ＭＰが出力されているとき
に入力パルス＋ＸＰまたは−ＸＰが入力されたとすると
、単安定マルチバイブレータ１０のカウンタＣＮＴ、に
新にパルス幅設定用データがロードされ、先に出力して
いたパルスの幅が狭くなり、精度が悪くなるという欠点
がある。
図（１）、 （２）、 （３）に示すような乱れを生じ
ることがある。第１１図（１）はパルスエンコーダ６の
使用部品の湿度特性や経時変化等により、パルス幅や位
相が変化した場合を示しており、第１１図（２）はパル
スエンコーダ６の出力信号ＰＡ、 ＰＢにノイズが重量
された場合を示しており、第１１図（３）はパルスエン
コーダ６の出力信号ＰＡ、ＰＢが変化するところでリン
グキングを生じている（これは信号線の長さや負荷条件
等により生ずる）場合を示している。Ｆ−Ｖ変換器８で
は、パルスエンコーダ６の出力信号ＰＡ、 ＰＢにこの
ような乱れが生じると入力パルス＋ＸＰと次の入力パル
ス＋ＸＰまたは入力パルス−ＸＰと次の入力パルス−Ｘ
Ｐの間隔が短かく、単安定マルチバイブレータ１０から
パルス＋ＭＰまたはパルス−ＭＰが出力されているとき
に入力パルス＋ＸＰまたは−ＸＰが入力されたとすると
、単安定マルチバイブレータ１０のカウンタＣＮＴ、に
新にパルス幅設定用データがロードされ、先に出力して
いたパルスの幅が狭くなり、精度が悪くなるという欠点
がある。
従来、これを防止するために、単安定マルチ八イブレー
タ１０の出力パルス＋ＭＰ、 −ＭＰの幅を狭くするこ
とで対処されていたが、ノイズの影響等を考えると、こ
の方法でも無理がある。しかも、パルス幅を狭くすると
、上記のＧを大きくする必要が生じ、演算増幅器ＯＰの
動作電圧範囲（ダイナミックレンジ）を大きくする必要
も生じ、演算増幅器ＯＰのスルーレートやドリフトの影
響を受は易くなり、精度の低下を招く。
タ１０の出力パルス＋ＭＰ、 −ＭＰの幅を狭くするこ
とで対処されていたが、ノイズの影響等を考えると、こ
の方法でも無理がある。しかも、パルス幅を狭くすると
、上記のＧを大きくする必要が生じ、演算増幅器ＯＰの
動作電圧範囲（ダイナミックレンジ）を大きくする必要
も生じ、演算増幅器ＯＰのスルーレートやドリフトの影
響を受は易くなり、精度の低下を招く。
本発明の目的は、入力パルス列信号の周期が異常に短か
くなっても、精度良＜Ｆ−Ｖ変換を行なうＦ−Ｖ変換器
を提供することである。
くなっても、精度良＜Ｆ−Ｖ変換を行なうＦ−Ｖ変換器
を提供することである。
本発明のＦ−Ｖ変換器は、一定波高、かつ一定幅のパル
スおよび、該パルスが出力中であることを示す、一定波
高、かつ一定幅のパルス出力中信号を出力する単安定マ
ルチ八イブレータと、前記パルスを平滑し、平均値電圧
を出力する平滑器と、前記パルス出力中信号が無効のと
きはパルス列信号が入力する毎に前記単安定マルチバイ
ブレータに対してトリが信号を出力し、前記パルス出力
中信号が有効のときはパルス列信号が入力されても、前
記パルス出力中信号が無効になるまで前記パルス列信号
のパルス数を蓄え、前記パルス出力中信号が無効になる
毎に前記単安定マルチバイブレータに対して、蓄えられ
たパルス数が零になるまでトリが信号を１パルスずつ出
力するパルスバッファ回路を有する。
スおよび、該パルスが出力中であることを示す、一定波
高、かつ一定幅のパルス出力中信号を出力する単安定マ
ルチ八イブレータと、前記パルスを平滑し、平均値電圧
を出力する平滑器と、前記パルス出力中信号が無効のと
きはパルス列信号が入力する毎に前記単安定マルチバイ
ブレータに対してトリが信号を出力し、前記パルス出力
中信号が有効のときはパルス列信号が入力されても、前
記パルス出力中信号が無効になるまで前記パルス列信号
のパルス数を蓄え、前記パルス出力中信号が無効になる
毎に前記単安定マルチバイブレータに対して、蓄えられ
たパルス数が零になるまでトリが信号を１パルスずつ出
力するパルスバッファ回路を有する。
このように、パルス出力中信号がアクティブの間はパル
ス列信号＋ｘＰまたは−ＸＰが入力してもこれをパルス
バッファ回路に一時蓄積しておき、パルス出力中信号が
ノンアクティブになって単安定マルチバイブレータにト
リが信号を出力することにより、パルス列信号子ＸＰ、
−ＸＰの周期が異常に短かくなっても単安定マルチバイ
ブレータのカウンタにパルス幅設定用データが新たにロ
ードされ、先に出力していたパルスの幅が狡くなること
がなくなり、精度の良いＦ−Ｖ変換が可能となる。
ス列信号＋ｘＰまたは−ＸＰが入力してもこれをパルス
バッファ回路に一時蓄積しておき、パルス出力中信号が
ノンアクティブになって単安定マルチバイブレータにト
リが信号を出力することにより、パルス列信号子ＸＰ、
−ＸＰの周期が異常に短かくなっても単安定マルチバイ
ブレータのカウンタにパルス幅設定用データが新たにロ
ードされ、先に出力していたパルスの幅が狡くなること
がなくなり、精度の良いＦ−Ｖ変換が可能となる。
本発明の実施例について図面を参照して説明する。
第１図は本発明のＦ−Ｖ変換器の一実施例のブロック図
である。
である。
本実施例のＦ−Ｖ変換器は、パルスバッファ回路１と単
安定マルチバイブレータ２と平滑器３より構成されてい
る。
安定マルチバイブレータ２と平滑器３より構成されてい
る。
平滑器３は第６図の従来の平滑器１１と同じであるが、
単安定マルチバイブレータ２は、一定波高、一定幅のパ
ルス＋ＭＰまたは−ＭＰを出力している間はパルス出力
中信号ＢＵＳＹを出力する点が第７図の従来の単安定マ
ルチバイブレータ１０と異なる。パルスバッファ回路１
はパルス列信号子ｘＰおよび−ＸＰと単安定マルチバイ
ブレータ２からのパルス出力中信号ＢＵＳＹを入力し、
単安定マルチバイブレータ２のトリガ信号子ＴＲＧ 、
−ＴＲＧを出力する回路で、パルス列信号子ｘＰまた
は−ＸＰが入力されてもパルス出力中信号ＢＵＳＹがア
クティブ（”１”レベル）の間は一時蓄積しておき、パ
ルス出力中信号ＢＵＳＹがノンアクティブ（″０″レベ
ル）になってからトリガ信号子ＴＲＧ、 −ＴＲＧを出
力する。
単安定マルチバイブレータ２は、一定波高、一定幅のパ
ルス＋ＭＰまたは−ＭＰを出力している間はパルス出力
中信号ＢＵＳＹを出力する点が第７図の従来の単安定マ
ルチバイブレータ１０と異なる。パルスバッファ回路１
はパルス列信号子ｘＰおよび−ＸＰと単安定マルチバイ
ブレータ２からのパルス出力中信号ＢＵＳＹを入力し、
単安定マルチバイブレータ２のトリガ信号子ＴＲＧ 、
−ＴＲＧを出力する回路で、パルス列信号子ｘＰまた
は−ＸＰが入力されてもパルス出力中信号ＢＵＳＹがア
クティブ（”１”レベル）の間は一時蓄積しておき、パ
ルス出力中信号ＢＵＳＹがノンアクティブ（″０″レベ
ル）になってからトリガ信号子ＴＲＧ、 −ＴＲＧを出
力する。
第２図は単安定マルチバイブレータ２の具体例の回路図
である。
である。
この単安定マルチバイブレータ２は第７図の従来の単安
定マルチバイブレータ１０において、カウンタＣＮＴ、
のポロー信号節をパルス出カ中信舟ＢＵＳＹとしてたも
のである。
定マルチバイブレータ１０において、カウンタＣＮＴ、
のポロー信号節をパルス出カ中信舟ＢＵＳＹとしてたも
のである。
第３図はパルスバッファ回路１の具体例の回路図である
。
。
このパルスバッファ回路１は、パルス列信号＋ｘＰを反
転するインバータＩＮＶ２と、パルス列信号−ｘＰを反
転するインバータＩＮＶ３と、単安定マルチバイブレー
タ２からのパルス出力中信号ＢＵＳＹを反転するインバ
ータＩＮＶ、と、カウンタＣＮＴ２と、カウンタＧＮＴ
２の出力信号Ｂ。＊ Ｂｌ、Ｂ２＋ ８３を入力とする
ナンドゲー） ＮＡＮＤｓと、カウンタＣＷＴ２の出力
信号Ｂ３を反転するインバータエＮＶ、と、インバータ
ＩＮＶ３ 、 ＩＮＶａ 、 ＩＮＶｓ（７）出カドナ
ントゲートＮＡＮＤｓ ノ出力ＥＭＰを入力とするナン
ドゲー） ＮＡＮＤ＆と、インバータＩＮＶ２． ＩＮ
Ｖａの出力とカウンタＣＮＴ２の出力信号Ｂ３とナンド
ゲーｈＮＡＮＤｓの出力〒を入力とするナントゲートＮ
ＡＮＯ，と、インバータＩＮＶ２゜ＩＮＶ３ トナ７ド
ゲートＮＡＮＤ６ 、 ＮａＮＯ２（７）出力を入力と
するナントゲートＮＡＮＤ３と、インバータエＮＶ２の
出力とナントゲートＮＡＮ［ｌ、の出力を入力とし、カ
ウンタＣＮ Ｔ２のカウントアツプ入力Ｕに出力するナ
ントゲートＮＡＮ［１４と、ナントゲートＮＡＮＤ３の
出力を反転し、カウンタＣＮＴ２のカウントイネーブル
入力Ｐ、Ｔに出力するインバータエＮＶ６と、ナントゲ
ートＮＡＮＤ６の出力を反転して単安定マルチバイブレ
ータ２にトリが信号子ＴＲＧを出力するインバータ Ｉ
ＮＶ、と、ナンドゲー） ＮａＮＯ２の出力を反転して
単安定マルチバイブレータ２にトリが信号−ＴＲＧを出
力するインバータ ＩＮＶ、より構成されている。
転するインバータＩＮＶ２と、パルス列信号−ｘＰを反
転するインバータＩＮＶ３と、単安定マルチバイブレー
タ２からのパルス出力中信号ＢＵＳＹを反転するインバ
ータＩＮＶ、と、カウンタＣＮＴ２と、カウンタＧＮＴ
２の出力信号Ｂ。＊ Ｂｌ、Ｂ２＋ ８３を入力とする
ナンドゲー） ＮＡＮＤｓと、カウンタＣＷＴ２の出力
信号Ｂ３を反転するインバータエＮＶ、と、インバータ
ＩＮＶ３ 、 ＩＮＶａ 、 ＩＮＶｓ（７）出カドナ
ントゲートＮＡＮＤｓ ノ出力ＥＭＰを入力とするナン
ドゲー） ＮＡＮＤ＆と、インバータＩＮＶ２． ＩＮ
Ｖａの出力とカウンタＣＮＴ２の出力信号Ｂ３とナンド
ゲーｈＮＡＮＤｓの出力〒を入力とするナントゲートＮ
ＡＮＯ，と、インバータＩＮＶ２゜ＩＮＶ３ トナ７ド
ゲートＮＡＮＤ６ 、 ＮａＮＯ２（７）出力を入力と
するナントゲートＮＡＮＤ３と、インバータエＮＶ２の
出力とナントゲートＮＡＮ［ｌ、の出力を入力とし、カ
ウンタＣＮ Ｔ２のカウントアツプ入力Ｕに出力するナ
ントゲートＮＡＮ［１４と、ナントゲートＮＡＮＤ３の
出力を反転し、カウンタＣＮＴ２のカウントイネーブル
入力Ｐ、Ｔに出力するインバータエＮＶ６と、ナントゲ
ートＮＡＮＤ６の出力を反転して単安定マルチバイブレ
ータ２にトリが信号子ＴＲＧを出力するインバータ Ｉ
ＮＶ、と、ナンドゲー） ＮａＮＯ２の出力を反転して
単安定マルチバイブレータ２にトリが信号−ＴＲＧを出
力するインバータ ＩＮＶ、より構成されている。
次に、本実施例のＦ−Ｖ変換器の動作を第２図〜第４図
を参照して説明する。
を参照して説明する。
まず、このＦ−Ｖ変換器は定常状態にあって、パルス列
信号子ｘｐ、−ｘｐがノンアクティブ（”０″レベル）
で、パルス出力中信号ＢＵＳＹもノンアクティブ（”０
”レベル）とすると、カウンタＣＮＴ２の出力信号ＢＯ
ｒ８１ ＋ ８２ ＋ ８３は全て”ｌ”レベルになっ
ている。この状態から、時刻ｔ１にバルス列信竹子ｘＰ
が１パルス（１クロック周期）入力する（“１”レベル
になる）と、カウンタＣＮＴ２のカウントイネーブル端
子Ｐ、Ｔが′０″レベル、カウントアツプ端子Ｕ５（”
１”レベルとなり、カウンタＣＮＴ２は１だけカウント
アツプする。すると、カウンタＣＮ Ｔ２の内容（出力
信号）ＢＯ，ＢＩ。
信号子ｘｐ、−ｘｐがノンアクティブ（”０″レベル）
で、パルス出力中信号ＢＵＳＹもノンアクティブ（”０
”レベル）とすると、カウンタＣＮＴ２の出力信号ＢＯ
ｒ８１ ＋ ８２ ＋ ８３は全て”ｌ”レベルになっ
ている。この状態から、時刻ｔ１にバルス列信竹子ｘＰ
が１パルス（１クロック周期）入力する（“１”レベル
になる）と、カウンタＣＮＴ２のカウントイネーブル端
子Ｐ、Ｔが′０″レベル、カウントアツプ端子Ｕ５（”
１”レベルとなり、カウンタＣＮＴ２は１だけカウント
アツプする。すると、カウンタＣＮ Ｔ２の内容（出力
信号）ＢＯ，ＢＩ。
Ｂ２．Ｂ３）はｒ ０ＯＯＯＪとなり、ナントゲートＮ
ＡＮＤｓの出力信号Ｅ）ＩＰは″０″レベルから″１″
レベルに変化する。このとき、パルス列信号−ｘＰおよ
びパルス出力中信号ＢＵＳＹは″０″レベルであるので
、ナンドゲーＦＮＡＮＤ＆の出力が″Ｏ″レベルとなり
、これがインバータＩＮＶ、で反転されてトリが信号子
ＴＲＧがｎｌ”レベルとなる。このトリガ信号子ＴＲＧ
により、時刻ｔ２に単安定マルチバイブレータ２からパ
ルス＋ＭＰが出力されるとともに、パルス出力中信号Ｂ
ＵＳＹがアクティブ（”１” レベル）状態になる。一
方、トリが信号子ＴＲＧが１”レベルになると、カウン
タＣＮＴ２のカウントイネーブル入力ＰおよびＴとカウ
ントアツプ入力Ｕが０”レベルになり、カウンタ（：Ｎ
Ｔ２は１だけカウントダウンする。すると、カウンタＣ
ＮＴ２の内容はｒ ＩＩＩＩＪとなり、ナントゲートＮ
ＡＮＤｓの出力ＥＭＰは”ｌ”レベルから”０”レベル
となり、トリガ信号子ＴＲＧは″１″レベルからｎｏ″
レベルになる。その後、時刻Ｌ３＋ｔ４にパルス列信号
子ｘＰが続いて入力すると、カウンタＣＮＴ２は入力さ
れたパルス数だけカウントアツプする。そしてパルレス
出力中信号ＢＵＳＹがノンアクティブ（″０″レベル）
になる毎にトリガ信号子ＴＲＧ （”１”レベル）が
１パルス出力され、トリガ信号子ＴＲＧが１パルス出力
される毎にカウンタＣＮＴ２はカウントダウンされ、カ
ウンタＣＮＴ２の内容がｒｌｌｌｌＪになる時刻ｔ５ま
で繰返される。
ＡＮＤｓの出力信号Ｅ）ＩＰは″０″レベルから″１″
レベルに変化する。このとき、パルス列信号−ｘＰおよ
びパルス出力中信号ＢＵＳＹは″０″レベルであるので
、ナンドゲーＦＮＡＮＤ＆の出力が″Ｏ″レベルとなり
、これがインバータＩＮＶ、で反転されてトリが信号子
ＴＲＧがｎｌ”レベルとなる。このトリガ信号子ＴＲＧ
により、時刻ｔ２に単安定マルチバイブレータ２からパ
ルス＋ＭＰが出力されるとともに、パルス出力中信号Ｂ
ＵＳＹがアクティブ（”１” レベル）状態になる。一
方、トリが信号子ＴＲＧが１”レベルになると、カウン
タＣＮＴ２のカウントイネーブル入力ＰおよびＴとカウ
ントアツプ入力Ｕが０”レベルになり、カウンタ（：Ｎ
Ｔ２は１だけカウントダウンする。すると、カウンタＣ
ＮＴ２の内容はｒ ＩＩＩＩＪとなり、ナントゲートＮ
ＡＮＤｓの出力ＥＭＰは”ｌ”レベルから”０”レベル
となり、トリガ信号子ＴＲＧは″１″レベルからｎｏ″
レベルになる。その後、時刻Ｌ３＋ｔ４にパルス列信号
子ｘＰが続いて入力すると、カウンタＣＮＴ２は入力さ
れたパルス数だけカウントアツプする。そしてパルレス
出力中信号ＢＵＳＹがノンアクティブ（″０″レベル）
になる毎にトリガ信号子ＴＲＧ （”１”レベル）が
１パルス出力され、トリガ信号子ＴＲＧが１パルス出力
される毎にカウンタＣＮＴ２はカウントダウンされ、カ
ウンタＣＮＴ２の内容がｒｌｌｌｌＪになる時刻ｔ５ま
で繰返される。
時ｉｔ６にパルス列信号−ＸＰが１パルス入力する（”
１”レベルになる）と、カウンタＣＮＴ２のカウントイ
ネーブル人力Ｙおよび下が”Ｏ”レベル、カウントアツ
プ入力Ｕが′１”レベルになり、カウンタＣＮＴ２は１
だけカウントアツプする。すると、カウンタＣＮＴ２の
内容はｒ ０ＯＯＯＪとなり、ナントゲートＮＡＮＤ５
の出力可は“０”レベルから”１”レベルに変化する。
１”レベルになる）と、カウンタＣＮＴ２のカウントイ
ネーブル人力Ｙおよび下が”Ｏ”レベル、カウントアツ
プ入力Ｕが′１”レベルになり、カウンタＣＮＴ２は１
だけカウントアツプする。すると、カウンタＣＮＴ２の
内容はｒ ０ＯＯＯＪとなり、ナントゲートＮＡＮＤ５
の出力可は“０”レベルから”１”レベルに変化する。
このときパルス列信号＋ＸＰおよびパルス出力中信号Ｂ
ＵＳＹは”０″レベルであるので、トリガ信号−ＴＲＧ
が″１″レベルとなる。このトリガ信号−ＴＲＧにより
、時刻ｔ７に単安定マルチバイブレータ２からパルス−
ＨＰが出力されるとともに、パルス出力中信号ＢＵＳＹ
がアクティブ（”１”レベル）状態になる。以後、前述
した、パルス列信号子ｘＰの場合と同様の動作が行なわ
れる。
ＵＳＹは”０″レベルであるので、トリガ信号−ＴＲＧ
が″１″レベルとなる。このトリガ信号−ＴＲＧにより
、時刻ｔ７に単安定マルチバイブレータ２からパルス−
ＨＰが出力されるとともに、パルス出力中信号ＢＵＳＹ
がアクティブ（”１”レベル）状態になる。以後、前述
した、パルス列信号子ｘＰの場合と同様の動作が行なわ
れる。
以上説明したように本発明は、単安定マルチバイブレー
タからパルス出力中信号を出力し、このパルス出力中信
号がアクティブの間はパルス列信 □号＋ｘＰまたは−
ＸＰが入力してもこれをパルスバッファ回路に一時、蓄
積しておき、パルス出力中信号がノンアクティブになっ
て単安定マルチバイブレークニトリが信号を出力するこ
とにより、パルス列信号子ＸＰ、 −ＸＰの周期が異常
に短かくなっても単安定マルチバイブレータのカウンタ
にパルス幅設定用データが新にロードされ、先に出力し
ていたパルスの幅が狭くなることがなくなり、精度の良
いＦ−Ｖ変換が可能となり、また、入力パルス列＋ＸＰ
、 −ＸＰの最高平均周波数に対処できるパルス幅を考
慮すればよいだけとなり、単安定マルチバイブレータの
出力パルスのパルス巾を広くすることが可能となり、前
述したように、平滑器の演算増幅器のダイナミックレン
ジを小さくでき、さらに精度の向上が期待でき、その結
果、パルスエンコーダの出力パルスの幅や位相が変化し
たり、その出力信号にノイズが重畳されたり、リンギン
グを生じたりしても、精度良くモータの回転速度を制御
することができるという効果がある。
タからパルス出力中信号を出力し、このパルス出力中信
号がアクティブの間はパルス列信 □号＋ｘＰまたは−
ＸＰが入力してもこれをパルスバッファ回路に一時、蓄
積しておき、パルス出力中信号がノンアクティブになっ
て単安定マルチバイブレークニトリが信号を出力するこ
とにより、パルス列信号子ＸＰ、 −ＸＰの周期が異常
に短かくなっても単安定マルチバイブレータのカウンタ
にパルス幅設定用データが新にロードされ、先に出力し
ていたパルスの幅が狭くなることがなくなり、精度の良
いＦ−Ｖ変換が可能となり、また、入力パルス列＋ＸＰ
、 −ＸＰの最高平均周波数に対処できるパルス幅を考
慮すればよいだけとなり、単安定マルチバイブレータの
出力パルスのパルス巾を広くすることが可能となり、前
述したように、平滑器の演算増幅器のダイナミックレン
ジを小さくでき、さらに精度の向上が期待でき、その結
果、パルスエンコーダの出力パルスの幅や位相が変化し
たり、その出力信号にノイズが重畳されたり、リンギン
グを生じたりしても、精度良くモータの回転速度を制御
することができるという効果がある。
第１図は本発明のＦ−Ｖ変換器の一実施例のブロック図
、第２図は第１図のパルスバッファ回路１の具体例の回
路図、第３図は第１図の単安定マルチ八イブレータ２の
具体例の回路図、第４図は第１図のＦ−Ｖ変換器の基本
動作のタイミングチャート、第５図はＦ−Ｖ変換器を用
いたモータの回転制御装置のブロック図、第６図はＦ−
Ｖ変換器の従来例のブロック図、第７図は第６図の単安
定マルチ八イブレータ１０の具体例の回路図、第８図は
第６図の単安定マルチバイブレータｌＯの基本動作のタ
イミングチャート、第９図は第６図の平滑器１１の具体
例の回路図、第１０図（１）、 （２）は第６図の平滑
器１１の基本動作のタイミングチャート、第１１図（１
）、 （２）、 （３）はパルスエンコーダ６の出力信
号の波形図である。 １：パルスバッファ回路 ２二単安定マルチバイブレータ。 ３：平滑器、 ＮＯＲ：ノアゲート、ＯＲ＝オア
ゲート、 ＯＦＦ：Ｄ７リツプ７ ＣＩ−／ズ、 ＡＳＷｌ、 ＡＳＷ２：アナログスイッチＮＡＮＤ１
〜ＮＡＮＤＴ７：ナンドゲート、ＩＮＶ、 〜ＩＮＶＢ
： イア／＜−’）、ＳＷ＋ ”ＳＷ４：スイッチ
、 Ｒ１−Ｒ４：抵抗、 ＣＮＴ＋ 、 ＣＮＴ２ ：
カウンタ゛＋ＸＰ、 −ＸＰ：パルス列信号、 ＋ ＴＲＧ、 −ＴＲＧ ニトリガ信号、ＢＵＳＹ
：パルス出力中信号。 ＋ＭＰ、 −ＭＰ：パルス ＶＦニア−）０グ電圧Ｃ
Ｐ：クロー、クパルス、 ＲＣ：０ ：カウンタＣＮＴ２のポロー信号。
、第２図は第１図のパルスバッファ回路１の具体例の回
路図、第３図は第１図の単安定マルチ八イブレータ２の
具体例の回路図、第４図は第１図のＦ−Ｖ変換器の基本
動作のタイミングチャート、第５図はＦ−Ｖ変換器を用
いたモータの回転制御装置のブロック図、第６図はＦ−
Ｖ変換器の従来例のブロック図、第７図は第６図の単安
定マルチ八イブレータ１０の具体例の回路図、第８図は
第６図の単安定マルチバイブレータｌＯの基本動作のタ
イミングチャート、第９図は第６図の平滑器１１の具体
例の回路図、第１０図（１）、 （２）は第６図の平滑
器１１の基本動作のタイミングチャート、第１１図（１
）、 （２）、 （３）はパルスエンコーダ６の出力信
号の波形図である。 １：パルスバッファ回路 ２二単安定マルチバイブレータ。 ３：平滑器、 ＮＯＲ：ノアゲート、ＯＲ＝オア
ゲート、 ＯＦＦ：Ｄ７リツプ７ ＣＩ−／ズ、 ＡＳＷｌ、 ＡＳＷ２：アナログスイッチＮＡＮＤ１
〜ＮＡＮＤＴ７：ナンドゲート、ＩＮＶ、 〜ＩＮＶＢ
： イア／＜−’）、ＳＷ＋ ”ＳＷ４：スイッチ
、 Ｒ１−Ｒ４：抵抗、 ＣＮＴ＋ 、 ＣＮＴ２ ：
カウンタ゛＋ＸＰ、 −ＸＰ：パルス列信号、 ＋ ＴＲＧ、 −ＴＲＧ ニトリガ信号、ＢＵＳＹ
：パルス出力中信号。 ＋ＭＰ、 −ＭＰ：パルス ＶＦニア−）０グ電圧Ｃ
Ｐ：クロー、クパルス、 ＲＣ：０ ：カウンタＣＮＴ２のポロー信号。
Claims (1)
- 【特許請求の範囲】 一定波高、かつ一定幅のパルスおよび、該パルスが出力
中であることを示す、一定波高、かつ一定幅のパルス出
力中信号を出力する単安定マルチバイブレータと、 前記パルスを平滑し、平均値電圧を出力する平滑器と、 前記パルス出力中信号が無効のときはパルス列信号が入
力する毎に前記単安定マルチバイブレータに対してトリ
ガ信号を出力し、前記パルス出力中信号が有効のときは
パルス列信号が入力されても、前記パルス出力中信号が
無効になるまで前記パルス列信号のパルス数を蓄え、前
記パルス出力中信号が無効になる毎に前記単安定マルチ
バイブレータに対して、蓄えられたパルス数が零になる
までトリガ信号を１パルスずつ出力するパルスバッファ
回路を有するＦ−Ｖ変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60141575A JPS623664A (ja) | 1985-06-29 | 1985-06-29 | Ｆ−ｖ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60141575A JPS623664A (ja) | 1985-06-29 | 1985-06-29 | Ｆ−ｖ変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS623664A true JPS623664A (ja) | 1987-01-09 |
| JPH0528346B2 JPH0528346B2 (ja) | 1993-04-26 |
Family
ID=15295165
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60141575A Granted JPS623664A (ja) | 1985-06-29 | 1985-06-29 | Ｆ−ｖ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS623664A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6704999B2 (en) * | 1997-10-02 | 2004-03-16 | Fuji Photo Film Co., Ltd. | Method of and apparatus for processing photographic photosensitive film |
| US11295873B2 (en) | 2018-06-25 | 2022-04-05 | Nissei Electric Co., Ltd | Coaxial cable |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5784469U (ja) * | 1980-11-13 | 1982-05-25 | ||
| JPS59168373A (ja) * | 1983-03-14 | 1984-09-22 | Mitsubishi Electric Corp | 自動車用電子式エンジン回転計 |
-
1985
- 1985-06-29 JP JP60141575A patent/JPS623664A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5784469U (ja) * | 1980-11-13 | 1982-05-25 | ||
| JPS59168373A (ja) * | 1983-03-14 | 1984-09-22 | Mitsubishi Electric Corp | 自動車用電子式エンジン回転計 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6704999B2 (en) * | 1997-10-02 | 2004-03-16 | Fuji Photo Film Co., Ltd. | Method of and apparatus for processing photographic photosensitive film |
| US11295873B2 (en) | 2018-06-25 | 2022-04-05 | Nissei Electric Co., Ltd | Coaxial cable |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0528346B2 (ja) | 1993-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3602166B2 (ja) | センサ装置 | |
| US5955903A (en) | Folded ramp capacitance circuit with current source and comparator circuit | |
| US4942401A (en) | Analog to digital conversion with charge balanced voltage to frequency converter having polarity responsive offset | |
| JPS623664A (ja) | Ｆ−ｖ変換器 | |
| US4827261A (en) | Clock-controlled pulse width modulator | |
| US4847620A (en) | Clock-controlled voltage-to-frequency converter | |
| CN85103529A (zh) | 电压-频率转换电路 | |
| JPH0583007B2 (ja) | ||
| JPS626173A (ja) | Ｆ−ｖ変換器 | |
| SU1095031A1 (ru) | Устройство дл автоматической балансировки тензометрического моста | |
| RU2036559C1 (ru) | Аналого-цифровой преобразователь совмещенного интегрирования | |
| JP2671343B2 (ja) | 容量測定装置 | |
| SU1605248A1 (ru) | Устройство дл моделировани фотоимпульсного датчика частоты вращени | |
| JP2732402B2 (ja) | モータの異常回転検出装置 | |
| JPS6022679Y2 (ja) | Ｄ／ａコンバ−タ | |
| SU1029417A1 (ru) | Многоустойчивый элемент | |
| JPS61109116A (ja) | サ−ボ制御装置 | |
| JPS6099231A (ja) | 電子血圧計圧力変換器並びにその零点調整方法 | |
| SU1700745A1 (ru) | Генератор импульсов | |
| SU1163269A1 (ru) | Устройство дл измерени скорости движени поезда | |
| SU932256A1 (ru) | Способ цифровой фильтрации периодических помех в тензометрических весах и тензометрическое устройство с цифровой фильтрацией периодических помех | |
| JPH0448280B2 (ja) | ||
| JPH0441354Y2 (ja) | ||
| SU1241142A1 (ru) | Частотный дискриминатор | |
| JPH0786948A (ja) | アナログ−ディジタル変換器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |