JPS6236282A - エレベ−タの制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明はエレベータの制御装置に係わり、特に並設した
エレベータの各制御装置間で行なうデータ伝送の技術Ｃ
二関する。

〔発明の技術的背景とその問題点〕

床面積が大きく、高階床の建物においては、エレベータ
を利用する客数が多く、この需要に答えるために複数台
のエレベータを並設し、高階床に対応するためにナーピ
スゾーンの分割や、エレベータ速度の高速化などが行な
われる。エレベータの制御装置は、上記の各エレベータ
を制御する制御装置と、数台のエレベータを一括して制
御するため、各エレベータ制御装置に指令を与える群管
理制御装置からなり、上記のような大きな建物において
は、いずれの制御装置もエレベータとしては比較的大き
なものとなる。これに対し、エレベータ制御装置を設け
る機械室は、建物の空間の効率的な利用のため、狭めら
れ、また、コストを下げるためにも、小型化された制御
装置が必要となってきた。一方、近年における半導体技
術の進歩により、マイクロコンピュータや伝送回路用な
どの高集積化された高機能の回路素子が低価格で入手で
きるようになった。

上記背景からエレベータの制御装置にもマイクロコンピ
ュータが急速に使用され、群管理制御装置を特に設ける
ことなく、並設した各エレベータの制御装置内に群管理
制御機能を組み込み、シリアル伝送回路により、群管理
制御装置の信号に相当するデータが各制御装置に送られ
るようなシステムも使用されている。第３図に上記シス
テムの簡単な榴成図を示す。第１のエレベータの制御装
置１と第２のエレベータ制御装置２が設けられ。

各々の制御装置においては、プログラムに従いいろいろ
な処理を実行する中央処理回路（以下ＰＵ回路呼ぶ）３
と、上記プログラムやデータなどを記憶する記憶回路（
以下メモリー回路と呼ぶ）４及びＰＵ回路３からの指令
によりデータを第２のエレベータ制御装置２などの他の
制御装置に伝送する伝送制御回路５及び、以上の各制御
回路を結合するパスライン６が設けられている。ＰＵ回
路３は記憶回路４に記憶されているプログラムに従い、
必要なデータをやはり記憶回路４から取り出して所定の
処理を行う。そして、必要に応じて記憶回路４の一時記
憶回路に記憶し、次の処理に用いる。また、その処理さ
れたデータが他の制御装置に伝送する必要のあるもので
あれば、伝送制御回路５にデータを送り、他の制御装置
へのデータの伝送を行う。また、逆に他の制御装置から
送られて来る情報は伝送制御回路５に入力され、必要に
応じてＰＵ回路３が伝送制御回路５からパスライン６を
介してデータを入力し、上記データを必要に応じて各エ
レベータの制御に使用する。以上が第３図に示した従来
のシステムの作用の説明であるが、次に上記の構成にお
ける問題点について説明する。第１の問題点は、ＰＵ回
路に搭載しているマイクロコンピュータの処理時間の問
題である。以上のような回路構成により動作させた場合
、各制御装置においては各エレベータの制御、例えばド
アの開閉、速度基準の演算、表示器などの制御、安全回
路のチェックなどを行う。さらに場合によっては、電動
機制御回路の制御をも行う。また他の制御装置とのデー
タの交換を行うために伝送制御回路の制御を行う。送信
側の制御は必要に応じて行うが、受信側においては、い
つ受信されるか不確定のため、絶えず準備する必要があ
る。

群管理制御装置を設けない場合、乗客がエレベータ−を
利用するための呼びの個数、待時間の計算などを行う。

以上のように非常に多くの処理が必要となり、処理時間
が長くなり、その結果サービスが悪くなったり、送られ
てきたデータが読み取れなくなったりする可能性がある
。

また、緊急性の高い処理、例えば、伝送データの入力や
電動機制御を優先的に処理すると、その他の処理がさら
に遅れること（＝なる。第２の問題点は、制御装置にお
いていずれかの回路が故障した場合である。制御装置に
設けられている回路のうちＰＵ回路、記憶回路は、各エ
レベータ制御。

群管理制御及び伝送制御にも用いるため、これが故障す
ると各エレベータ制御はもちろん群管理制御も不可能と
なる。この結果、不正なデータがデータ伝送装置を介し
て制御回路に送られるとシステム全体が停止する可能性
がある。

また、伝送制御回路に故障が発生した場合には、伝送ラ
インを故障させたり他の制御装置に不正なデータを伝送
したり、あるいは内部（二対しては、ＰＵ回路やメモリ
ー回路の動作を異常にする場合もありうる。第３はプロ
グラムの作成・試験上の問題である。第３図に示した構
成においては、種々の制御に対するプログラムがすべて
ＰＵ回路により処理されるため、各制御のプログラムだ
けでは動作の確認が困難で、最終的には全プログラムを
記憶回路に搭載しないと性能の確認が難しくなる。以上
の問題点により、エレベータシステムとしては、処理時
間の増大（＝よる性能の低下や、１台の制御回路の異常
が全エレベータに影響して全エレベータを停止させ、乗
客を閉じ込めてしまったり、あるいは正常なエレベータ
にも影響してしまい、大きな事故となったりする可能性
がある。

〔発明の目的〕

本発明は上記の点に鑑みなされたもので、並設した複数
台のエレベータの制御装置間を伝送するデータ伝送を効
率良く行ない、群営理制御や各エレベータの制御性能を
向上したエレベータの制御装置を提供する。

〔発明の概要〕

本発明は、マイクロプロセッサや記憶回路などで構成し
たマイクロコンピュータにより制御する複数台のエレベ
ータ制御装置で、これら複数台の制御装置間の制御デー
タを直列伝送するデータ伝送装置に上記エレベータ制御
用のマイクロコンピュータとは別に伝送用として第二の
マイクロコンピュータを各制御装置に設けて互に接続し
、各制御装置内のマイクロコンピュータ同志を接続して
データを受授することにより、上記目的を達成する。

〔発明の実施例〕

以下、本発明の一実施例について図面を参照しながら説
明する。

第１図は、本発明の一実施例の構成図である。

本発明を実施したエレベータの制御装置８．伝送用マイ
コン回路９．伝送用マイコン回路と処理用マイコン回路
間のデータの交換を行うパスライン１０、各マイコン回
路とパスライン１０とのデータの制御を行うパスコント
ロール回路１１Ａ　、　ＩＩＢ　、上記パスラインと接
続されパスラインのデータを一時貯えるメモリー回路１
２などで構成しである。

上記第１図に示した一実施例の作用について説明する。

ＰＵ回路３Ａは、記憶回路４人に貯えられているプログ
ラムに従い、エレベータの制御のうちでも；各エレベー
タの制御に関する処理を実行する。例えば、エレベータ
内にできた乗客の要求を入力し、次に停止する階を決定
してエレベータの扉の状況や、種々の安全回路の状況な
どから走行開始の判断をし、走行開始した後は速度基準
を演算し、所定の減速距離に近づくと減速し、停止し、
扉の制御を行う。以上のような処理を行う一方、群管理
すなわち数台のエレベータに共通するデータの処理を行
う。すなわち、各階床に設けられた呼び入力装置から信
号を入力し、他のエレベータの状況、及び自分ノエレベ
ータの状況から上記乗客の呼びの要求（二対して割当て
るべきエレベータを決定し、そのエレベータ制御装置に
割当て階床な知らせる。

以上の処理（二おいて伝送回路を使用する。すなわち、
他のエレベータ制御装置からのエレベータ位置などの群
管理の制御に必要な情報は、シリアル伝送ライン７から
伝送回路５に入力される。伝送回路５に入力されたデー
タは、伝送回路用ＰＵ回路３Ｂによりリアルタイムにデ
ータが処理され伝送ラインの状況などによるデータの妥
当性の判断などを行い、場合によっては、群管理に関す
る処理も一部実施し、記憶回路４に記憶する。以上の伝
送データが一定の量となると、ＰＵ回路３Ｂはパス制御
回路１１Ｂによりパスライン１０の状況のチェックを行
い、使用可能であればデータを記憶回路４Ｂからパス制
御回路１１に送りさらにパス制御回路４Ｂにパスライン
１０にデータを送り出し、パスライン上のメモリー回路
１２にデータを書き込む。

そして、データ書込みが終了すると再び、伝送回路のデ
ータの受信に戻る。一方、前記の各エレベータ制御装置
は、伝送回路５からのデータを必要とする場合、やはり
、パス制御回路ＩＡ：により、パスライン１０の状況を
チェックし、伝送回路側か使用していない場合、パスラ
イン１０上に設けられたメモリー回路１２から前記伝送
回路から送られてきたデータを読み出し、パス制御回路
１１Ａを介して、データを入力し、記憶回路４人に入力
して、処理に使用する。また一方、群管理制御の処理な
どにおいて、他のエレベータ制御装置にデータを伝送す
る場合は、逆にパス制御装置１１人を介して、パスライ
ン１０に接続されているメモリー回路１２にデータを書
き込み、一方伝送用マイクロコンピュータのＰＵ回路３
Ｂは、上記のデータを読み出し、所定の手順で、伝送路
の制御やデータのチェックに必要なデータを付加して、
伝送制御回路５からシリアル伝送ライン７にデータを送
出する。必要によっては、エレベータ制御回路側から送
信の要求を出力し、緊急の送信を行うことも可能である
。

以上、データ伝送制御用マイクロコンピュータとエレベ
ータ制御用マイクロコンピュータにおける本発明の作用
について説明したが、伝送回路の制御用に設けられたマ
イクロコンピュータの動作について第２図の伝送制御用
プログラムのフローチャートにより説明する。

本発明の一実施例における伝送方式は、パーティライン
方式によるネットワークであり、各ステーションにアド
レスを割り付けたり、衝突の検出などを実施する必要が
あるが、ここでは省略し、伝送用マイクロコンピュータ
の動作の主要なポイントについて説明する。電源投入あ
るいは、リセットした後、ＰＵ回路は、特定のアドレス
から動き出し、まず、所定のイニシャライズ処理を行う
。

すなわち、伝送に使用する各種のバッファ（通常データ
メモリーに設ける）のクリア及び初期セットを行う。次
に伝送路の状況を伝送制御回路により確認し、異常がな
い場合法の処理に移る。この時、伝送路が不安定な状況
にあったり、異常となっている場合、伝送路のイニシャ
ライズを行う。

例えば、初期化データの送信であったり、キャリアの送
出などである。次にエレベータ制御用マイクロコンピュ
ータとのデータを交換するパスラインとのパス制御回路
によりパスの状況をチェックし、アクセス可能であれば
、パスライン上のコモンメモリのイニシャライズを行い
、データがセットできる状態とする。以上でイニシャラ
イズの主要な項目を終了し、次の処理からは、サイクル
処理を行う。

サイクル処理においては、送信処理を実行する。

まずコモンメモリーの送信データエリアから送信データ
を入力し、伝送用マイコン内のメモリーに収納する。さ
らに伝送制御回路に送信要求を送り、伝送ラインに他の
ターミナルからのデータがなく、アクセス可能となると
、データを所定の送り先アドレスや一斉放送などの情報
とともにラインに送り出す。以上送信の手順について説
明したが次（＝受信について説明する。受信は、他の制
御装置がら送信されてくるので、ランダムなタイミング
となる。よって伝送制御回路がデータを受信したことを
検出し、ＰＵ回路に割込みを要求し、特に支障のない限
り、それまで実行していた処理を中断し、割込み処理ル
ーチンを実行する。すなわち。

受信データを入力し、さらにパリティその他の方法で受
信データのチェックを行ない、異常がなけレバ伝送用マ
イクロコンピュータ内のバッファに一時保管し、受信割
込み処理のルーチンを終了し、通常の処理に戻る。一方
メインルーチンにおイテ、送信処理を終了したが次に上
記割込み処理にてツトした受信データの処理を行う。す
なわち、再度受信データをチェックし、前のサイクルで
処理したものと異なっていれば、パス制御回路を介して
、パス上のコモンメモリーにデータを書き込み、受信の
処理を終了する。さらにメインルーチンの最後として、
伝送に関連するステータス（例えばラインの情報、アク
セスの回数など）を記憶しこれを終了し、再度リピート
ポイントに戻って上記の処理をくり返す。

以上本発明の伝送処理用マイクロコンピュータの処理に
ついて説明したが、本発明のように伝送処理専用のマイ
クロコンピュータを設けることにより送信においては、
メインルーチンで所定の周　１期で送信することができ
、また受信においては割込み処理により受信処理が優先
的に処理されデータを受けそこなったりする可能性が少
ない。

〔発明の効果〕

以上本発明の構成と作用について述べたが、伝送制御回
路を制御するＰＵ回路やメモリー回路を設け、パス制御
回路、パスライン、パスラインと接続されるメモリー回
路を介して、エレベータ制御用マイクロコンピュータ回
路と上記伝送制御回路とデータの交換をすることにより
、伝送側は伝送に必要な処理を専用に行うことで伝送の
高速性が保て、ひいては大量のデータを高速に交換する
ことが可能となる。また各エレベータ制御回路において
は伝送制御にわずられされることなく、各エレベータの
制御が行なえ、処理時間が短縮され性能を向上させるこ
とができる。よって本発明によりエレベータの待時間の
短縮や、ドア制御の高速化、乗り心地の向上効率的な運
転などが可能となる。

【図面の簡単な説明】

第１図は本発明の一実施例を示した図、第２図は第１図
に示した実施例の動作を説明するためのフローチャート
図、第３図は従来の技術を説明するだめの図である。 ３，３Ａ、３Ｂ・・・中央処理回路 ４．４Ａ、４Ｂ・・・記憶回路 ５・・・伝送制御回路 ６．１０・・・パスライン ７・・・シリアル伝送ライフ ８・・・制御装置 ９・・・伝送用マイクロコンピュータ 代理人　弁理士　　則　近　憲　佑 同　　三俣弘文 σ 第１図 第３図 ぎ２図

Claims (1)

【特許請求の範囲】
1. 並設した複数台のエレベータをそれぞれマイクロプロセ
   ッサや記憶回路などで構成したマイクロコンピュータに
   より制御するエレベータの制御装置を備えたものにおい
   て、前記複数台のエレベータの制御装置のマイクロコン
   ピュータとは別に、これら複数台の制御装置間の制御デ
   ータを互に直列伝送する第二のマイクロコンピュータを
   各制御装置に設けて直列伝送路を介して互に接続し、前
   記制御装置内の前記マイクロコンピュータと第二のマイ
   クロコンピュータをデータ受授する伝送路を介して接続
   したことを特徴とするエレベータの制御装置。