JPS6235558A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPS6235558A JPS6235558A JP60175112A JP17511285A JPS6235558A JP S6235558 A JPS6235558 A JP S6235558A JP 60175112 A JP60175112 A JP 60175112A JP 17511285 A JP17511285 A JP 17511285A JP S6235558 A JPS6235558 A JP S6235558A
- Authority
- JP
- Japan
- Prior art keywords
- numeral
- oxide film
- gate electrode
- diffused layer
- type diffused
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体集積回路装置に関し、特に、負荷抵抗
を用いるＭＯＳ集積回路装置のインバーターの構造に関
する。
を用いるＭＯＳ集積回路装置のインバーターの構造に関
する。
従来、ＭＯＳ集積回路装置のインバーターは、半導体の
一主面上に設けられたＭＯＳトランジスタ上に抵抗体を
設けこの抵抗体と、前記ＭＯＳトランジスタのドレイン
を接続することにより形成されてきた。
一主面上に設けられたＭＯＳトランジスタ上に抵抗体を
設けこの抵抗体と、前記ＭＯＳトランジスタのドレイン
を接続することにより形成されてきた。
上述した従来のＭＯＳ集積回路装置のインバーターは、
トランジスタが半導体基板の一主面上に平面的に形成さ
れているのでインバーター形成には大面積を必要とする
という欠点がある。
トランジスタが半導体基板の一主面上に平面的に形成さ
れているのでインバーター形成には大面積を必要とする
という欠点がある。
本発明は、上記した従来の欠点を除去し、面積装置を提
供することを目的とする。
供することを目的とする。
の側面に設けられたゲート酸化膜と、該ゲート酸化膜上
に設けられたゲート電極と、前記半導体基板の一主面の
穴に沿った部分と前記穴の底部に設けられた一導電型の
半導体基板とは逆導電型の拡散層であるソース・ドレイ
ン領域とを有するＭＯＳ型ＦＥＴと、前記ゲート電極と
絶縁膜を介して前記大中に抵抗材料を埋設して形成した
負荷抵抗とを含みＭＯＳ集積回路装置のインバーとする
ことによシ構成される。
に設けられたゲート電極と、前記半導体基板の一主面の
穴に沿った部分と前記穴の底部に設けられた一導電型の
半導体基板とは逆導電型の拡散層であるソース・ドレイ
ン領域とを有するＭＯＳ型ＦＥＴと、前記ゲート電極と
絶縁膜を介して前記大中に抵抗材料を埋設して形成した
負荷抵抗とを含みＭＯＳ集積回路装置のインバーとする
ことによシ構成される。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例の縦断面図であｐ１ＭＯＳ集
積回路装置のインバーター構造を示す。又、第２図は、
インバーターの回路図を示している。
積回路装置のインバーター構造を示す。又、第２図は、
インバーターの回路図を示している。
第１図において、１００はＰ型Ｓｉ基板、１０１はチャ
ネルストッパー領域のフィールド酸化膜、１０２はチャ
ネルストッパーのＰ＋拡散層である。
ネルストッパー領域のフィールド酸化膜、１０２はチャ
ネルストッパーのＰ＋拡散層である。
１０３はＳｉ基板中に設けられた穴であシ、１０４は、
この穴の側面に設けられたゲート酸化膜ＳｉＯ２である
。１０５はゲート酸化膜１０４上に設けられたゲート電
極を形成するリンをドープした多結晶シリコンである。
この穴の側面に設けられたゲート酸化膜ＳｉＯ２である
。１０５はゲート酸化膜１０４上に設けられたゲート電
極を形成するリンをドープした多結晶シリコンである。
１０７，１１１は計拡散層で、１０７は第２図の１０８
Ａで示したグランド電位となる。又１１１は第２図の抵
抗１１０Ａとトランジスタの接続部１１１Ａであり、ト
ランジスタのドレインに相当する。１０９は計拡散層で
、１０９Ａの電源ラインで５ｖ程度の電圧がかかる。
Ａで示したグランド電位となる。又１１１は第２図の抵
抗１１０Ａとトランジスタの接続部１１１Ａであり、ト
ランジスタのドレインに相当する。１０９は計拡散層で
、１０９Ａの電源ラインで５ｖ程度の電圧がかかる。
１１０は、１０９に接続する抵抗体（第２図では１１０
Ａ）であシ、本実施例では多結晶シリコンを用いている
。１０６はゲート電極１０５と、抵抗体１１０を分離す
る眉間絶縁膜である。又１０８は、１０７と１０９の計
拡散層領域を電気的に分離する為のＰ型の拡散層領域で
ある。
Ａ）であシ、本実施例では多結晶シリコンを用いている
。１０６はゲート電極１０５と、抵抗体１１０を分離す
る眉間絶縁膜である。又１０８は、１０７と１０９の計
拡散層領域を電気的に分離する為のＰ型の拡散層領域で
ある。
以上説明したように本発明は、ＭＯＳ集積回路装置のト
ランジスタとインバーターを形成する抵抗体を半導体基
板中に設けた同一の穴の中に形成できるので面積の非常
に小さいＭＯＳインバーター回路を形成することが可能
であｐ、ＭＯＳ集積回路装置の高集積化を容易に可能に
する効果がある。
ランジスタとインバーターを形成する抵抗体を半導体基
板中に設けた同一の穴の中に形成できるので面積の非常
に小さいＭＯＳインバーター回路を形成することが可能
であｐ、ＭＯＳ集積回路装置の高集積化を容易に可能に
する効果がある。
第１図は、不発明の一実施例の縦断面図、第２図は、第
１図のインバーターの回路図である。 １００・・・・Ｐａ Ｓｉ 基板、１０１・・・・・・
フィールド酸化膜、１０２・・・・・・Ｐ＋拡散層、１
０３・・・・・穴、１０４・・・・・ゲート酸化膜、１
０５・・・・・・ゲート電極１、、、、、 ＋ １０６ ・・・層間絶縁膜、１０７・ ｎ 拡散層
、１０８ ・・・ 戸拡散層、１０９・・・ 計拡散層
、１１０ ・・・抵抗体、１１１・・・・・・計拡散層
、１０５Ａ ・ゲート電極、１０８Ａ・・・・グランド
電極、１０９Ａ・・・・・・電源ライン、ｌｌ０Ａ・・
・ 負荷抵抗、１１１Ａ・・・・トランジスタと負荷抵
抗の接点。
１図のインバーターの回路図である。 １００・・・・Ｐａ Ｓｉ 基板、１０１・・・・・・
フィールド酸化膜、１０２・・・・・・Ｐ＋拡散層、１
０３・・・・・穴、１０４・・・・・ゲート酸化膜、１
０５・・・・・・ゲート電極１、、、、、 ＋ １０６ ・・・層間絶縁膜、１０７・ ｎ 拡散層
、１０８ ・・・ 戸拡散層、１０９・・・ 計拡散層
、１１０ ・・・抵抗体、１１１・・・・・・計拡散層
、１０５Ａ ・ゲート電極、１０８Ａ・・・・グランド
電極、１０９Ａ・・・・・・電源ライン、ｌｌ０Ａ・・
・ 負荷抵抗、１１１Ａ・・・・トランジスタと負荷抵
抗の接点。
Claims (1)
- 一導電型の半導体基板の一主面に形成された穴の側面に
設けられたゲート酸化膜と、該ゲート酸化膜上に設けら
れたゲート電極と、前記半導体基板の一主面の穴に沿っ
た部分と前記穴の底部に設けられた一導電型の半導体基
板とは逆導電型の拡散層であるソース・ドレイン領域と
を有するＭＯＳ型ＦＥＴと、前記ゲート電極と絶縁膜を
介して前記穴中に抵抗材料を埋設して形成した負荷抵抗
とを含みＭＯＳ集積回路装置のインバーとしたことを特
徴とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60175112A JPS6235558A (ja) | 1985-08-08 | 1985-08-08 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60175112A JPS6235558A (ja) | 1985-08-08 | 1985-08-08 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6235558A true JPS6235558A (ja) | 1987-02-16 |
Family
ID=15990477
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60175112A Pending JPS6235558A (ja) | 1985-08-08 | 1985-08-08 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6235558A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4933739A (en) * | 1988-04-26 | 1990-06-12 | Eliyahou Harari | Trench resistor structures for compact semiconductor memory and logic devices |
-
1985
- 1985-08-08 JP JP60175112A patent/JPS6235558A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4933739A (en) * | 1988-04-26 | 1990-06-12 | Eliyahou Harari | Trench resistor structures for compact semiconductor memory and logic devices |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6072243A (ja) | 半導体集積回路装置 | |
| JPS62174968A (ja) | 半導体装置 | |
| JPH03214666A (ja) | 電荷転送デバイスを含む半導体装置およびその製造方法 | |
| JPH11112000A (ja) | 半導体装置 | |
| JPS6235558A (ja) | 半導体集積回路装置 | |
| JPS58192359A (ja) | 半導体装置 | |
| JP3119902B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0232791B2 (ja) | ||
| JP2956181B2 (ja) | 抵抗素子を有する半導体装置 | |
| JPH0222868A (ja) | 絶縁ゲート電界効果トランジスタ | |
| JPS618969A (ja) | 半導体集積回路装置 | |
| JPS63158866A (ja) | 相補形半導体装置 | |
| JPH061816B2 (ja) | 半導体装置の製造方法 | |
| JPH0812917B2 (ja) | Ｍｉｓトランジスタの動作方法およびｍｉｓトランジスタ | |
| JPH11220124A (ja) | 半導体装置 | |
| JPH10135348A (ja) | 電界効果型半導体装置 | |
| JPH03120054U (ja) | ||
| JPS5835981A (ja) | 半導体装置 | |
| JPH02164060A (ja) | 半導体集積回路 | |
| JPH0725688Y2 (ja) | 半導体イオンセンサ | |
| JPS60144951A (ja) | 半導体装置 | |
| JPS63159840U (ja) | ||
| JPH01123365U (ja) | ||
| JPH0567054B2 (ja) | ||
| JPH04343236A (ja) | Ｍｏｓ集積回路装置 |