JPS6233741B2 - - Google Patents
Info
- Publication number
- JPS6233741B2 JPS6233741B2 JP56180479A JP18047981A JPS6233741B2 JP S6233741 B2 JPS6233741 B2 JP S6233741B2 JP 56180479 A JP56180479 A JP 56180479A JP 18047981 A JP18047981 A JP 18047981A JP S6233741 B2 JPS6233741 B2 JP S6233741B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- layer
- semiconductor
- low
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 181
- 239000000758 substrate Substances 0.000 claims description 108
- 238000004519 manufacturing process Methods 0.000 claims description 31
- 150000001875 compounds Chemical class 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 27
- 239000012535 impurity Substances 0.000 claims description 25
- 238000010438 heat treatment Methods 0.000 claims description 14
- 230000005669 field effect Effects 0.000 description 12
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 6
- 238000003860 storage Methods 0.000 description 4
- 238000007738 vacuum evaporation Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- MODGUXHMLLXODK-UHFFFAOYSA-N [Br].CO Chemical compound [Br].CO MODGUXHMLLXODK-UHFFFAOYSA-N 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- QTBSBXVTEAMEQO-UHFFFAOYSA-M Acetate Chemical compound CC([O-])=O QTBSBXVTEAMEQO-UHFFFAOYSA-M 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Weting (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】
本発明は、半絶縁性半導体基板本体の表面側に
低抵抗半導体層が形成されている構成を有する半
導体基板の製法の改良に関する。
低抵抗半導体層が形成されている構成を有する半
導体基板の製法の改良に関する。
このような半導体基板は、半絶縁性半導体基板
本体を用いた半導体基板であるので、その半導体
基板を用いて、複数の半導体素子を、互に分離し
て形成することができ、また、各半導体素子を、
浮遊容量の少ないものとして形成することができ
ることなどの特徴を有する。
本体を用いた半導体基板であるので、その半導体
基板を用いて、複数の半導体素子を、互に分離し
て形成することができ、また、各半導体素子を、
浮遊容量の少ないものとして形成することができ
ることなどの特徴を有する。
ところで、このような半導体基板の製法におい
ては、その製法によつて製造される半導体基板を
用いて形成される半導体素子が高性能を有してい
るようにするために、半導体基板に形成している
低抵抗半導体層が、大なる電子移動度を有するこ
と、所要の大なる厚さを有すること、小なる比抵
抗を有することなどを満足しているものとして製
造できることが要求される。
ては、その製法によつて製造される半導体基板を
用いて形成される半導体素子が高性能を有してい
るようにするために、半導体基板に形成している
低抵抗半導体層が、大なる電子移動度を有するこ
と、所要の大なる厚さを有すること、小なる比抵
抗を有することなどを満足しているものとして製
造できることが要求される。
しかしながら、従来の半導体基板の製法におい
ては、上述した要求を十分満足し得ないという欠
点を有していた。
ては、上述した要求を十分満足し得ないという欠
点を有していた。
よつて、本発明は上述した欠点を有しない、新
規な半導体基板の製法を提案せんとするもので、
以下詳述するところから明らかとなるであろう。
規な半導体基板の製法を提案せんとするもので、
以下詳述するところから明らかとなるであろう。
第１図は、本発明による半導体基板の製法の一
例を示し、以下述べる順次の工程をとつて、目的
とする半導体基板を製造する。
例を示し、以下述べる順次の工程をとつて、目的
とする半導体基板を製造する。
すなわち、深い準位を形成する不純物Crの添
加によつて半絶縁性化されているGaAsでなる
―族化合物半導体基板本体１を、予め用意する
（第１図Ａ）。
加によつて半絶縁性化されているGaAsでなる
―族化合物半導体基板本体１を、予め用意する
（第１図Ａ）。
しかして、その―族化合物半導体基板本体
１に対する、例えば800℃、例えば５時間の熱処
理を、例えば１気圧のAs蒸気圧を有する雰囲気
中で行う。
１に対する、例えば800℃、例えば５時間の熱処
理を、例えば１気圧のAs蒸気圧を有する雰囲気
中で行う。
しかるときは、半導体基板本体１の表面側にお
いて、それに添加されている不純物としてのCr
が半導体基板本体１の表面に向つて拡散及至輸送
し、このため、第１図Ｂに示すように、半導体基
板本体１の表面側に、不純物としてのCrをほと
んど含有していないか含有しているとしても熱処
理前に比し格段的に少ない量しか含有していな
い、従つて、低抵抗を呈している低抵抗半導体部
２と、その低抵抗半導体部２上の、Crを熱処理
前に比し多量に含有している表面部３とを有する
熱変性層４が形成される。なお、この場合、熱変
性層４は、その低抵抗半導体部２を0.2μｍ、表
面部３を0.1μｍの厚さに形成し得る。
いて、それに添加されている不純物としてのCr
が半導体基板本体１の表面に向つて拡散及至輸送
し、このため、第１図Ｂに示すように、半導体基
板本体１の表面側に、不純物としてのCrをほと
んど含有していないか含有しているとしても熱処
理前に比し格段的に少ない量しか含有していな
い、従つて、低抵抗を呈している低抵抗半導体部
２と、その低抵抗半導体部２上の、Crを熱処理
前に比し多量に含有している表面部３とを有する
熱変性層４が形成される。なお、この場合、熱変
性層４は、その低抵抗半導体部２を0.2μｍ、表
面部３を0.1μｍの厚さに形成し得る。
次に、上述したようにして、半導体基板本体１
に対する熱処理によつて、その表面側に熱変性層
４を形成して後、その熱変性層４に対する例えば
硫酸系水溶液を用いたエツチング処理によつて、
熱変性層４の表面部３を少なくとも除去し、それ
によつて、半導体基板本体１の表面側に、熱変性
層４の、その熱変性層４の表面部３が除去された
ことによつて残された部（上述した低抵抗半導体
部２のみによる部）による低抵抗半導体層５を
得、よつて、―族化合物半導体基板本体１の
表面側に低抵抗半導体層５を形成している構成を
有する半導体基板６を得る（第１図Ｃ）。
に対する熱処理によつて、その表面側に熱変性層
４を形成して後、その熱変性層４に対する例えば
硫酸系水溶液を用いたエツチング処理によつて、
熱変性層４の表面部３を少なくとも除去し、それ
によつて、半導体基板本体１の表面側に、熱変性
層４の、その熱変性層４の表面部３が除去された
ことによつて残された部（上述した低抵抗半導体
部２のみによる部）による低抵抗半導体層５を
得、よつて、―族化合物半導体基板本体１の
表面側に低抵抗半導体層５を形成している構成を
有する半導体基板６を得る（第１図Ｃ）。
以上が、本発明による半導体基板の製法である
が、次に、その製法によつて製造された半導体基
板６を用いて、半導体素子としてのシヨツトキ接
合型電界効果トランジスタを形成する場合の実施
例について述べれば、次のとおりである。
が、次に、その製法によつて製造された半導体基
板６を用いて、半導体素子としてのシヨツトキ接
合型電界効果トランジスタを形成する場合の実施
例について述べれば、次のとおりである。
すなわち、半導体基板６の低抵抗半導体層５上
に、所要のパターンを有するソース電極７及びド
レイン電極８を、例えばAuGe合金の真空蒸着処
理と、例えば水素ガス中での例えば400℃、例え
ば５分の熱処理とを含んで、低抵抗半導体層５と
オーミツク接触しているものとして形成する（第
１図Ｄ）。
に、所要のパターンを有するソース電極７及びド
レイン電極８を、例えばAuGe合金の真空蒸着処
理と、例えば水素ガス中での例えば400℃、例え
ば５分の熱処理とを含んで、低抵抗半導体層５と
オーミツク接触しているものとして形成する（第
１図Ｄ）。
次に、低抵抗半導体層５上に、ソース電極７及
びドレイン電極８間の領域において、ゲート電極
９を、例えばAlの真空蒸着処理を含んで、低抵
抗半導体層５との間でシヨツトキ接合１０が形成
されるように形成する（第１図Ｅ）。
びドレイン電極８間の領域において、ゲート電極
９を、例えばAlの真空蒸着処理を含んで、低抵
抗半導体層５との間でシヨツトキ接合１０が形成
されるように形成する（第１図Ｅ）。
次に、低抵抗半導体層５に対するメサエツチン
グ処理によつて、低抵抗半導体層５の不要な領域
を除去する（第１図Ｆ）。
グ処理によつて、低抵抗半導体層５の不要な領域
を除去する（第１図Ｆ）。
以上のようにして、本発明による半導体基板の
製法によつて製造された半導体基板６を用いて、
半導体素子としてのシヨツトキ接合型電界効果ト
ランジスタＭ１を形成している半導体装置を得
る。
製法によつて製造された半導体基板６を用いて、
半導体素子としてのシヨツトキ接合型電界効果ト
ランジスタＭ１を形成している半導体装置を得
る。
以上で、本発明による半導体基板の製法の一例
が明らかとなつた。
が明らかとなつた。
このような本発明による半導体基板の製法は、
深い準位を形成する不純物の添加によつて半絶縁
化されている―族化合物半導体基板本体１を
用意し（第１図Ａ）、その―族化合物半導体
基板本体１に対する熱処理によつて、その―
族化合物半導体基板本体１の表面側に、不純物を
ほとんど含有していないか含有しているとしても
熱処理前に比し格段的に少ない量しか含有してい
ない低抵抗半導体部２と、不純物を熱処理前に比
し多量に含有している表面部３とを有する熱変性
層４を形成し（第１図Ｂ）、その熱変性層４の表
面部３を除去し、それによつて、―族化合物
半導体基板本体１の表面側に、熱変性層４の、そ
の熱変性層４の表面部３が除去されたことによつ
て残された部による低抵抗半導体層５を得、よつ
て、―族化合物半導体基板本体１の表面側に
低抵抗半導体層５を形成している構成を有する半
導体基板６を製造する（第１図Ｃ）、という方法
である。
深い準位を形成する不純物の添加によつて半絶縁
化されている―族化合物半導体基板本体１を
用意し（第１図Ａ）、その―族化合物半導体
基板本体１に対する熱処理によつて、その―
族化合物半導体基板本体１の表面側に、不純物を
ほとんど含有していないか含有しているとしても
熱処理前に比し格段的に少ない量しか含有してい
ない低抵抗半導体部２と、不純物を熱処理前に比
し多量に含有している表面部３とを有する熱変性
層４を形成し（第１図Ｂ）、その熱変性層４の表
面部３を除去し、それによつて、―族化合物
半導体基板本体１の表面側に、熱変性層４の、そ
の熱変性層４の表面部３が除去されたことによつ
て残された部による低抵抗半導体層５を得、よつ
て、―族化合物半導体基板本体１の表面側に
低抵抗半導体層５を形成している構成を有する半
導体基板６を製造する（第１図Ｃ）、という方法
である。
このような本発明による半導体基板の製法によ
つて製造される半導体基板（半導体基板６）は、
半絶縁性半導体基板本体（深い準位を形成する不
純物としてのCrの添加によつて半絶縁化されて
いるGaAsでなる―族化合物半導体基板本体
１）を用いた半導体基板である。このためこのよ
うな半導体基板を用いて、従来の場合と同様に、
複数の半導体素子（シヨツトキ接合型電界効果ト
ランジスタＭ１）を、互に分離して形成すること
ができ、また、各半導体素子を浮遊容量の小なる
ものとして形成することができる。
つて製造される半導体基板（半導体基板６）は、
半絶縁性半導体基板本体（深い準位を形成する不
純物としてのCrの添加によつて半絶縁化されて
いるGaAsでなる―族化合物半導体基板本体
１）を用いた半導体基板である。このためこのよ
うな半導体基板を用いて、従来の場合と同様に、
複数の半導体素子（シヨツトキ接合型電界効果ト
ランジスタＭ１）を、互に分離して形成すること
ができ、また、各半導体素子を浮遊容量の小なる
ものとして形成することができる。
しかしながら、本発明による半導体基板の製法
によつて製造される半導体基板（半導体基板６）
は、その半絶縁性半導体基板本体（深い準位を形
成する不純物としてのCrの添加によつて半絶縁
化されているGaAsでなる―族化合物半導体
基板本体１）が、深い準位を形成する不純物
（Cr）の添加によつて半絶縁性化されている―
族化合物半導体（GaAs）でなり、そして、低
抵抗半導体層（低抵抗半導体層５）が、深い準位
を形成する不純物（Cr）の添加によつて半絶縁
化されている―族化合物半導体（GaAs）に
対する熱処理によつて、その―族化合物半導
体の表面側に形成された熱変性層（熱変性層４）
の、その熱変性層の表面部が除去されたことによ
つて残された低抵抗半導体層でなるものとして製
造されるので、その低抵抗半導体層（低抵抗半導
体層５）が格段的に大なる電子移動度を有するも
のとして製造される。因みに、第１図を伴つて上
述した本発明による半導体基板の製法の実施例の
場合、低抵抗半導体層（低抵抗半導体層５）が、
その電子移動度をして、室温で6500cm2／Ｖ・sec
の値を有し、従つて低抵抗半導体層が従来行われ
ているようにイオン打込法によつて形成されてい
るものとした場合の約1.2倍の値を有するものと
して形成される。
によつて製造される半導体基板（半導体基板６）
は、その半絶縁性半導体基板本体（深い準位を形
成する不純物としてのCrの添加によつて半絶縁
化されているGaAsでなる―族化合物半導体
基板本体１）が、深い準位を形成する不純物
（Cr）の添加によつて半絶縁性化されている―
族化合物半導体（GaAs）でなり、そして、低
抵抗半導体層（低抵抗半導体層５）が、深い準位
を形成する不純物（Cr）の添加によつて半絶縁
化されている―族化合物半導体（GaAs）に
対する熱処理によつて、その―族化合物半導
体の表面側に形成された熱変性層（熱変性層４）
の、その熱変性層の表面部が除去されたことによ
つて残された低抵抗半導体層でなるものとして製
造されるので、その低抵抗半導体層（低抵抗半導
体層５）が格段的に大なる電子移動度を有するも
のとして製造される。因みに、第１図を伴つて上
述した本発明による半導体基板の製法の実施例の
場合、低抵抗半導体層（低抵抗半導体層５）が、
その電子移動度をして、室温で6500cm2／Ｖ・sec
の値を有し、従つて低抵抗半導体層が従来行われ
ているようにイオン打込法によつて形成されてい
るものとした場合の約1.2倍の値を有するものと
して形成される。
このため、本発明による半導体基板の製法によ
つて製造される半導体基板を用いることによつ
て、半導体素子（シヨツトキ接合型電界効果トラ
ンジスタＭ１）を形成すれば、その半導体素子を
高性能を有するものとして形成することができ
る。
つて製造される半導体基板を用いることによつ
て、半導体素子（シヨツトキ接合型電界効果トラ
ンジスタＭ１）を形成すれば、その半導体素子を
高性能を有するものとして形成することができ
る。
因みに、第１図を伴つて上述した本発明による
半導体基板の製法の実施例によつて製造された半
導体基板を用いる場合、半導体素子（シヨツトキ
接合型電界効果トランジスタＭ１）を、相互コン
ダクタンスが、低抵抗半導体層が従来行われてい
るようにイオン打込法によつて形成されているも
のとした場合の約２倍、エピタキシヤル成長法に
よつて形成されているものとした場合の約1.2倍
の値を有するものとして、形成することができ
る。
半導体基板の製法の実施例によつて製造された半
導体基板を用いる場合、半導体素子（シヨツトキ
接合型電界効果トランジスタＭ１）を、相互コン
ダクタンスが、低抵抗半導体層が従来行われてい
るようにイオン打込法によつて形成されているも
のとした場合の約２倍、エピタキシヤル成長法に
よつて形成されているものとした場合の約1.2倍
の値を有するものとして、形成することができ
る。
従つて、第１図に示す本発明による半導体基板
の製法によれば、前述した高性能を有する半導体
素子（シヨツトキ接合型電界効果トランジスタＭ
１）を形成することができる半導体基板を、簡
易、容易に製造することができるという大なる特
徴を有する。
の製法によれば、前述した高性能を有する半導体
素子（シヨツトキ接合型電界効果トランジスタＭ
１）を形成することができる半導体基板を、簡
易、容易に製造することができるという大なる特
徴を有する。
次に、本発明による半導体基板の製法の他の例
を第２図を伴なつて述べよう。
を第２図を伴なつて述べよう。
第２図に示す本発明による半導体基板の製法
は、以下述べる順次の工程をとつて、目的とする
半導体基板を製造する。
は、以下述べる順次の工程をとつて、目的とする
半導体基板を製造する。
すなわち、深い準位を形成する不純物Feの添
加によつて半絶縁性化されているInPでなる―
族化合物半導体基板本体２１を、予め用意する
（第２図Ａ）。
加によつて半絶縁性化されているInPでなる―
族化合物半導体基板本体２１を、予め用意する
（第２図Ａ）。
しかして、その―族化合物半導体基板本体
２１に対する、例えば800℃、例えば７時間の熱
処理を、例えば１気圧のＰ蒸気圧を有する雰囲気
中で行う。
２１に対する、例えば800℃、例えば７時間の熱
処理を、例えば１気圧のＰ蒸気圧を有する雰囲気
中で行う。
しかるときは、半導体基板本体２１の表面側に
おいて、それに添加されている不純物としての
Feが半導体基板本体２１の表面に向つて拡散乃
至輸送し、このため、第２図Ｂに示すように、半
導体基板本体２１の表面側に、不純物としての
Feをほとんど含有していないか含有していると
しても熱処理前に比し格段的に少ない量しか含有
していない、従つて、低抵抗を呈している低抵抗
半導体部２２と、その低抵抗半導体部２２上の、
Feを熱処理前に比し多量に含有している表面部
２３とを有する熱変性層２４が形成される。な
お、この場合、熱変性層２４は、その部２２を
0.4μｍ、表面部２３を0.1μｍの厚さに形成し得
る。
おいて、それに添加されている不純物としての
Feが半導体基板本体２１の表面に向つて拡散乃
至輸送し、このため、第２図Ｂに示すように、半
導体基板本体２１の表面側に、不純物としての
Feをほとんど含有していないか含有していると
しても熱処理前に比し格段的に少ない量しか含有
していない、従つて、低抵抗を呈している低抵抗
半導体部２２と、その低抵抗半導体部２２上の、
Feを熱処理前に比し多量に含有している表面部
２３とを有する熱変性層２４が形成される。な
お、この場合、熱変性層２４は、その部２２を
0.4μｍ、表面部２３を0.1μｍの厚さに形成し得
る。
次に、上述したようにして、半導体基板本体２
１に対する熱処理によつて、その表面側に熱変性
層２４を形成して後、その熱変性層２４に対する
例えば臭素―メタノール溶液を用いたエツチング
処理によつて、熱変性層２４の表面部２３を少く
とも除去し、それによつて、半導体基板本体２１
の表面側に、熱変性層２４の、その熱変性層２４
の表面部２３が除去されたことにより残された部
（上述した低抵抗半導体部２２のみによる部）に
よる低抵抗半導体層２５を得、よつて、―族
化合物半導体基板本体２１の表面側に低抵抗半導
体層２５を形成している構成を有する半導体基板
２６を得る（第２図Ｃ）。
１に対する熱処理によつて、その表面側に熱変性
層２４を形成して後、その熱変性層２４に対する
例えば臭素―メタノール溶液を用いたエツチング
処理によつて、熱変性層２４の表面部２３を少く
とも除去し、それによつて、半導体基板本体２１
の表面側に、熱変性層２４の、その熱変性層２４
の表面部２３が除去されたことにより残された部
（上述した低抵抗半導体部２２のみによる部）に
よる低抵抗半導体層２５を得、よつて、―族
化合物半導体基板本体２１の表面側に低抵抗半導
体層２５を形成している構成を有する半導体基板
２６を得る（第２図Ｃ）。
以上が、本発明による半導体基板の製法の他の
例であるが、次に、その製法を用いて製造された
半導体基板２６を用いて、半導体素子としての蓄
積型（MIS型）電界効果トランジスタを形成する
場合の実施例を述べれば、次のとおりである。
例であるが、次に、その製法を用いて製造された
半導体基板２６を用いて、半導体素子としての蓄
積型（MIS型）電界効果トランジスタを形成する
場合の実施例を述べれば、次のとおりである。
すなわち、半導体基板２６の低抵抗半導体層２
５上に、所要のパターンを有するソース電極２７
及びドレイン電極２８を、例えばAuSn合金の真
空蒸着処理と、例えば水素ガス中での例えば400
℃、例えば３分の熱処理とを含んで、低抵抗半導
体層２５とオーミツク接触しているものとして形
成する（第話２図Ｄ）。
５上に、所要のパターンを有するソース電極２７
及びドレイン電極２８を、例えばAuSn合金の真
空蒸着処理と、例えば水素ガス中での例えば400
℃、例えば３分の熱処理とを含んで、低抵抗半導
体層２５とオーミツク接触しているものとして形
成する（第話２図Ｄ）。
次に、低抵抗半導体層２５及び半導体基板２６
に対する例えば臭素―メタノール溶液を用いたメ
サエツチング処理によつて、ソース電極２７及び
ドレイン電極２８間の領域において、低抵抗半導
体層２５の全厚味を通じて半導体基板２６内に達
する溝３１を形成し、また、低抵抗半導体層２５
の不要な領域を除去する（第２図Ｅ）。
に対する例えば臭素―メタノール溶液を用いたメ
サエツチング処理によつて、ソース電極２７及び
ドレイン電極２８間の領域において、低抵抗半導
体層２５の全厚味を通じて半導体基板２６内に達
する溝３１を形成し、また、低抵抗半導体層２５
の不要な領域を除去する（第２図Ｅ）。
次に、溝３１の内面及びそれに続く低抵抗半導
体層２５の表面上に延長している絶縁層３０を、
例えば陽極酸化法を含んで形成する（第２図
Ｆ）。
体層２５の表面上に延長している絶縁層３０を、
例えば陽極酸化法を含んで形成する（第２図
Ｆ）。
次に、絶縁層３０上に、溝３１上の領域に延長
しているゲート電極２９を、例えばAuの真空蒸
着処理を含んで形成する（第２図Ｇ）。
しているゲート電極２９を、例えばAuの真空蒸
着処理を含んで形成する（第２図Ｇ）。
以上のようにして、本発明による半導体基板の
製法による製造された半導体基板２６を用いて、
低抵抗半導体層２５の溝３１によつて分離されて
いる領域３２及び３３をそれぞれソース領域及び
ドレイン領域としている、半導体素子としての蓄
積型（MIS型）電界効果トランジスタＭ２を形成
している半導体装置を得る。
製法による製造された半導体基板２６を用いて、
低抵抗半導体層２５の溝３１によつて分離されて
いる領域３２及び３３をそれぞれソース領域及び
ドレイン領域としている、半導体素子としての蓄
積型（MIS型）電界効果トランジスタＭ２を形成
している半導体装置を得る。
以上で、本発明による半導体基板の製法の他の
例が明らかとなつた。
例が明らかとなつた。
このような本発明による半導体基板の製法は、
深い準位を形成する不純物の添加によつて半絶縁
化されている―族化合物半導体基板本体２１
を用意し（第２図Ａ）、その―族化合物半導
体基板本体２１に対する熱処理によつて、その
―族化合物半導体基板本体２１の表面側に、不
純物をほとんど含有していないか含有していると
しても熱処理前に比し格段的に少ない量しか含有
していない低抵抗半導体部２２と、不純物を熱処
理前に比し多量に含有している表面部２３とを有
する熱変性層２４を形成し（第２図Ｂ）、その熱
変性層２４の表面部２３を除去し、それによつ
て、―族化合物半導体基板本体２１の表面側
に、熱変性層２４の、その熱変性層２４の表面部
２３が除去されたことによつて残された部による
低抵抗半導体層２５を得、よつて、―族化合
物半導体基板本体２１の表面側に低抵抗半導体層
２５を形成している構成の半導体基板２６を製造
する（第２図Ｃ）、というものである。
深い準位を形成する不純物の添加によつて半絶縁
化されている―族化合物半導体基板本体２１
を用意し（第２図Ａ）、その―族化合物半導
体基板本体２１に対する熱処理によつて、その
―族化合物半導体基板本体２１の表面側に、不
純物をほとんど含有していないか含有していると
しても熱処理前に比し格段的に少ない量しか含有
していない低抵抗半導体部２２と、不純物を熱処
理前に比し多量に含有している表面部２３とを有
する熱変性層２４を形成し（第２図Ｂ）、その熱
変性層２４の表面部２３を除去し、それによつ
て、―族化合物半導体基板本体２１の表面側
に、熱変性層２４の、その熱変性層２４の表面部
２３が除去されたことによつて残された部による
低抵抗半導体層２５を得、よつて、―族化合
物半導体基板本体２１の表面側に低抵抗半導体層
２５を形成している構成の半導体基板２６を製造
する（第２図Ｃ）、というものである。
このような本発明による半導体基板の製法によ
つて製造される半導体基板（半導体基板２６）
は、半絶縁性半導体基板本体（深い準位を形成す
る不純物としてのFeの添加によつて半絶縁化さ
れているInPでなる―族化合物半導体基板本
体２１）を用いた半導体基板である。このため、
このような半導体基板を用いて、従来の場合と同
様に、複数の半導体素子（蓄積型（MIS型）電界
効果トランジスタＭ２）を、互に分離して形成す
ることができ、また、各半導体素子を浮遊容量の
小なるものとして形成することができる。
つて製造される半導体基板（半導体基板２６）
は、半絶縁性半導体基板本体（深い準位を形成す
る不純物としてのFeの添加によつて半絶縁化さ
れているInPでなる―族化合物半導体基板本
体２１）を用いた半導体基板である。このため、
このような半導体基板を用いて、従来の場合と同
様に、複数の半導体素子（蓄積型（MIS型）電界
効果トランジスタＭ２）を、互に分離して形成す
ることができ、また、各半導体素子を浮遊容量の
小なるものとして形成することができる。
しかしながら、本発明による半導体基板の製法
によつて製造される半導体基板（半導体基板２
６）は、その半絶縁性半導体基板本体（深い準位
を形成する不純物としてのFeの添加によつて半
絶縁化されているInPでなる―族化合物半導
体基板本体２１）が、深い準位を形成する不純物
（Fe）の添加によつて半絶縁性化されている―
族化合物半導体（InP）でなり、そして、低抵
抗半導体層（低抵抗半導体層２５）が、深い準位
を形成する不純物（Fe）の添加によつて半絶縁
化さている―族化合物半導体（InP）に対す
る熱処理によつて、その―族化合物半導体の
表面側に形成された熱変性層（熱変性層２４）
の、その熱変性層の表面部が除去されたことによ
つて残された部でなるものとして形成されるの
で、その低抵抗半導体層（低抵抗半導体層２５）
が所要の大なる厚さを有し且つ所要の比抵抗を有
するものとして製造される。
によつて製造される半導体基板（半導体基板２
６）は、その半絶縁性半導体基板本体（深い準位
を形成する不純物としてのFeの添加によつて半
絶縁化されているInPでなる―族化合物半導
体基板本体２１）が、深い準位を形成する不純物
（Fe）の添加によつて半絶縁性化されている―
族化合物半導体（InP）でなり、そして、低抵
抗半導体層（低抵抗半導体層２５）が、深い準位
を形成する不純物（Fe）の添加によつて半絶縁
化さている―族化合物半導体（InP）に対す
る熱処理によつて、その―族化合物半導体の
表面側に形成された熱変性層（熱変性層２４）
の、その熱変性層の表面部が除去されたことによ
つて残された部でなるものとして形成されるの
で、その低抵抗半導体層（低抵抗半導体層２５）
が所要の大なる厚さを有し且つ所要の比抵抗を有
するものとして製造される。
このため、本発明による半導体基板の製法によ
つて製造される半導体基板を用いることによつ
て、半導体素子（蓄積型（MIS型）電界効果トラ
ンジスタＭ２）を形成すれば、その半導体素子を
高性能を有するものとして形成することができ
る。因みに、第２図を伴つて上述した本発明によ
る半導体基板の実施例によつて製造された半導体
基板を用いる場合、半導体素子（蓄積型（MIS
型）電界効果トランンジスタＭ２）を、相互コン
ダクタンスが、70ms／mmの値を有し、従つて、
低抵抗半導体層が従来行われているエピタキシヤ
ル成長法によつて形成されているとした場合に比
し、格段的に大なる値を有するものとして、形成
することができる。
つて製造される半導体基板を用いることによつ
て、半導体素子（蓄積型（MIS型）電界効果トラ
ンジスタＭ２）を形成すれば、その半導体素子を
高性能を有するものとして形成することができ
る。因みに、第２図を伴つて上述した本発明によ
る半導体基板の実施例によつて製造された半導体
基板を用いる場合、半導体素子（蓄積型（MIS
型）電界効果トランンジスタＭ２）を、相互コン
ダクタンスが、70ms／mmの値を有し、従つて、
低抵抗半導体層が従来行われているエピタキシヤ
ル成長法によつて形成されているとした場合に比
し、格段的に大なる値を有するものとして、形成
することができる。
従つて、第２図に示す本発明による半導体基板
の製法によれば、前述した高性能を有する半導体
素子（蓄積型（MIS型）電界効果トランジスタＭ
２）を形成することができる半導体基板を、簡
易、容易に製造することができるという大なる特
徴を有する。
の製法によれば、前述した高性能を有する半導体
素子（蓄積型（MIS型）電界効果トランジスタＭ
２）を形成することができる半導体基板を、簡
易、容易に製造することができるという大なる特
徴を有する。
なお、上述においては、半絶縁性半導体基板本
体が、深い準位を形成する不純物としてのCrま
たはFeの添加によつて半絶縁性化されている
―族化合物半導体でなる場合につき述べたが、
深い準位を形成する不純物としての酸素（Ｏ）の
添加によつて半絶縁性化されている―族化合
物半導体であつても、また、その―族化合物
半導体がGaAsまたはInP以外のものであつて
も、本発明を適用し得ることは明らかであろう。
体が、深い準位を形成する不純物としてのCrま
たはFeの添加によつて半絶縁性化されている
―族化合物半導体でなる場合につき述べたが、
深い準位を形成する不純物としての酸素（Ｏ）の
添加によつて半絶縁性化されている―族化合
物半導体であつても、また、その―族化合物
半導体がGaAsまたはInP以外のものであつて
も、本発明を適用し得ることは明らかであろう。
第１図Ａ〜Ｆは、本発明による半導体基板の製
法の一例を示す、順次の工程における略線的断面
図である。第２図Ａ〜Ｇは、本発明による半導体
基板の製法の他の例を示す、順次の工程における
略線的断面図である。 １，２１…半絶縁化されている―族化合物
半導体基板本体、４，２４…熱変性層、５，２５
…低抵抗半導体層、６，２６…半導体基板、Ｍ１
…シヨツトキ接合型電界効果トランジスタ、Ｍ２
…蓄積型（MIS型）電界効果トランジスタ。
法の一例を示す、順次の工程における略線的断面
図である。第２図Ａ〜Ｇは、本発明による半導体
基板の製法の他の例を示す、順次の工程における
略線的断面図である。 １，２１…半絶縁化されている―族化合物
半導体基板本体、４，２４…熱変性層、５，２５
…低抵抗半導体層、６，２６…半導体基板、Ｍ１
…シヨツトキ接合型電界効果トランジスタ、Ｍ２
…蓄積型（MIS型）電界効果トランジスタ。
Claims (1)
- 【特許請求の範囲】 １ 深い準位を形成する不純物の添加によつて半
絶縁性化されている―族化合物半導体基板本
体を用意し、 上記―族化合物半導体基板本体に対する熱
処理によつて、当該―族化合物半導体基板本
体の表面側に、上記不純物をほとんど含有してい
ないか含有しているとしても上記熱処理前に比し
格段的に少ない量しか含有していない低抵抗半導
体部と、上記不純物を上記熱処理前に比し多量に
含有している表面部とを有する熱変性層を形成
し、 上記熱変性層の上記表面部を除去し、それによ
つて、上記―族化合物半導体本体の表面側
に、上記熱変性層の、当該熱変性層の表面部が除
去されたことによつて残された部による低抵抗半
導体層を得、よつて、上記―族化合物半導体
基板本体の表面側に上記低抵抗半導体層を形成し
ている構成を有する半導体基板を製造することを
特徴とする半導体基板の製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18047981A JPS5882575A (ja) | 1981-11-11 | 1981-11-11 | 半導体基板の製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18047981A JPS5882575A (ja) | 1981-11-11 | 1981-11-11 | 半導体基板の製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5882575A JPS5882575A (ja) | 1983-05-18 |
| JPS6233741B2 true JPS6233741B2 (ja) | 1987-07-22 |
Family
ID=16083935
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18047981A Granted JPS5882575A (ja) | 1981-11-11 | 1981-11-11 | 半導体基板の製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5882575A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5994815A (ja) * | 1982-11-22 | 1984-05-31 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2004273888A (ja) * | 2003-03-11 | 2004-09-30 | Hitachi Cable Ltd | 電界効果トランジスタ用エピタキシャルウェハ |
-
1981
- 1981-11-11 JP JP18047981A patent/JPS5882575A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5882575A (ja) | 1983-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4889831A (en) | Method of forming a high temperature stable ohmic contact to a III-V substrate | |
| JP2612836B2 (ja) | 自己整合ゲートを備えるｍｅｓｆｅｔの製造方法 | |
| JPS61114573A (ja) | ヘテロ接合バイポ−ラ・トランジスタ | |
| US4586063A (en) | Schottky barrier gate FET including tungsten-aluminum alloy | |
| US5264379A (en) | Method of making a hetero-junction bipolar transistor | |
| JPS6233741B2 (ja) | ||
| JP3368449B2 (ja) | 半導体装置及びその製造方法 | |
| US7195996B2 (en) | Method of manufacturing silicon carbide semiconductor device | |
| JPH11121737A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPH0793318B2 (ja) | 半導体装置の製造方法 | |
| JPH0523497B2 (ja) | ||
| JPH0831846A (ja) | 高耐圧ｆｅｔを作製する方法 | |
| JPH0249012B2 (ja) | Handotaisochinoseizohoho | |
| JPS60144980A (ja) | 半導体装置 | |
| KR100261461B1 (ko) | 비대칭 리쎄스 구조를 갖는 화합물반도체 소자의 제조 방법 | |
| JP2728427B2 (ja) | 電界効果型トランジスタとその製法 | |
| JPH05129342A (ja) | 化合物半導体装置 | |
| JPS59195874A (ja) | 電界効果トランジスタの製造方法 | |
| JPH01130572A (ja) | 化合物半導体装置の製造方法 | |
| JP2682032B2 (ja) | 半導体装置の製造方法 | |
| KR930007197B1 (ko) | 내열성 자기정렬 게이트 GaAs MESFET의 제조방법 | |
| JPH05217937A (ja) | 半導体装置の製造方法 | |
| JPS61123175A (ja) | ヘテロ接合パイポ−ラトランジスタの製造方法 | |
| JPH04217329A (ja) | 電界効果トランジスタの製造方法 | |
| JPH10270466A (ja) | 半導体装置の製造方法及び半導体装置 |