JPS6233498A - 混成集積回路装置 - Google Patents
混成集積回路装置Info
- Publication number
- JPS6233498A JPS6233498A JP17647685A JP17647685A JPS6233498A JP S6233498 A JPS6233498 A JP S6233498A JP 17647685 A JP17647685 A JP 17647685A JP 17647685 A JP17647685 A JP 17647685A JP S6233498 A JPS6233498 A JP S6233498A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- hybrid integrated
- circuit device
- heat sink
- ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Cooling Or The Like Of Electrical Apparatus (AREA)
- Mounting Of Printed Circuit Boards And The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、複数のセラミック基板を放熱板へ半田付け
した構造の高出力用混成集積回路装置において各セラミ
ンク基板のクランクの発生を防止した混成集積回路装置
に関するものである。
した構造の高出力用混成集積回路装置において各セラミ
ンク基板のクランクの発生を防止した混成集積回路装置
に関するものである。
第４図に従来の混成集積回路装置の一例を示す。
同図において、１および２は半導体素子、チップコンデ
ンサ等の回路素子が搭載されたセラミックるＣｕ、 Ａ
ｔ等の放熱板でちゃ、前記セラミック基うち半導体素子
から発生した熱は各々のセラミック基板１，２および半
田４を介して放熱板３へ放散てれるものとなっている。
ンサ等の回路素子が搭載されたセラミックるＣｕ、 Ａ
ｔ等の放熱板でちゃ、前記セラミック基うち半導体素子
から発生した熱は各々のセラミック基板１，２および半
田４を介して放熱板３へ放散てれるものとなっている。
なお、高出力用混成集積回路において、セラミック基板
１，２には熱伝導の良いＡＡ２０Ｂ 、 Ｂ、０ 、８
１０等が使用でれている。
１，２には熱伝導の良いＡＡ２０Ｂ 、 Ｂ、０ 、８
１０等が使用でれている。
しかし、上記した従来の混成集積回路装置は、各々のセ
ラミック基板１，２が放熱板３上に近接して接着されて
いるので、放熱板３と各セラミック基板１，２を２００
℃前後で半田付けした後に室温まで低下きせると、熱膨
張係数の大きいＣｕ等の放熱板３の縮少がセラミック基
板１，２よシ大きく、第５図に示すように、各セラミッ
ク基板１゜２の接触面７に大きな力が加わシ、基板クラ
ンク８が発生し、装置が動作不良を起すことが多々あっ
たー この発明は、上記のような問題点を解消するためになさ
れたもので、基板のクランクを動作領域に起させること
なくして、信頼性を高めた混成集積回路装置を得ること
を目的とする。
ラミック基板１，２が放熱板３上に近接して接着されて
いるので、放熱板３と各セラミック基板１，２を２００
℃前後で半田付けした後に室温まで低下きせると、熱膨
張係数の大きいＣｕ等の放熱板３の縮少がセラミック基
板１，２よシ大きく、第５図に示すように、各セラミッ
ク基板１゜２の接触面７に大きな力が加わシ、基板クラ
ンク８が発生し、装置が動作不良を起すことが多々あっ
たー この発明は、上記のような問題点を解消するためになさ
れたもので、基板のクランクを動作領域に起させること
なくして、信頼性を高めた混成集積回路装置を得ること
を目的とする。
° 〔問題点を解決するための手段〕
この発明に係る混成集積回路装置は、回路素子が搭載さ
れた複数のセラミック基板を半田で放熱板へ接着して配
置した構造の混成集積回路装置において、前記各セラミ
ック基板のそれぞれの接触部分に凸部を設けるとともに
、その根元部にＶ溝を形成したことを瞬徴としたもので
ある。
れた複数のセラミック基板を半田で放熱板へ接着して配
置した構造の混成集積回路装置において、前記各セラミ
ック基板のそれぞれの接触部分に凸部を設けるとともに
、その根元部にＶ溝を形成したことを瞬徴としたもので
ある。
この発明における凸部のＶ溝には、各セラミンク基板の
放熱板への半田付は後、室温に戻ると、非常に大きな応
力が集中してクランクが発生し、その凸部が上方に折れ
曲ることにより、他の部分でのクランク発生を防ぐこと
ができる。
放熱板への半田付は後、室温に戻ると、非常に大きな応
力が集中してクランクが発生し、その凸部が上方に折れ
曲ることにより、他の部分でのクランク発生を防ぐこと
ができる。
〔実施例〕
以下、この発明を図面に示す実施例に基づいて説明する
。
。
第１図はこの発明の一実施例による混成集積回路装置を
示す概略平面図、第２図はその断面図でおる。この実施
例の混成集積回路装置は、半導体素子等の回路素子を搭
載した各々のセラミック基板１，２がＣｕ等からなる放
熱板３へ半田４により接着して配置でれている点は第４
図に示す従来のものと同様であるが、前記側基板のうち
片方のセラミンク基板２の他方のセラミック基板１と接
触する中間部分に２個の凸部５を設け、これら凸部５の
根元部にｖ＃４６を施したことである。なお、図中、同
一符号は同一または相当部分を示している。
示す概略平面図、第２図はその断面図でおる。この実施
例の混成集積回路装置は、半導体素子等の回路素子を搭
載した各々のセラミック基板１，２がＣｕ等からなる放
熱板３へ半田４により接着して配置でれている点は第４
図に示す従来のものと同様であるが、前記側基板のうち
片方のセラミンク基板２の他方のセラミック基板１と接
触する中間部分に２個の凸部５を設け、これら凸部５の
根元部にｖ＃４６を施したことである。なお、図中、同
一符号は同一または相当部分を示している。
このように、両セラミンク基板１，２の接触部分に凸部
５を設けるとともに、その凸部５にＶ溝６を形成するこ
とによジ、従来と同様の条件下で半田付けを行ったとこ
ろ、半田付は後室温に戻るときの大きな応力が凸部５の
根元のＶ溝６に集中しクランクを発生する。これによっ
て、その凸部５が第３図に示すように折れ曲がり、他の
部分すなわちセラミンク基板の動作領域のクランク発生
を防ぐことができた。
５を設けるとともに、その凸部５にＶ溝６を形成するこ
とによジ、従来と同様の条件下で半田付けを行ったとこ
ろ、半田付は後室温に戻るときの大きな応力が凸部５の
根元のＶ溝６に集中しクランクを発生する。これによっ
て、その凸部５が第３図に示すように折れ曲がり、他の
部分すなわちセラミンク基板の動作領域のクランク発生
を防ぐことができた。
なお、上記実施例では２個のセラミック基板を接着する
場合について説明したが、この発明は、これに限らず、
複数個のセラミック基板を半田によシ放熱板へ接着する
際にも同様に適用できることは勿論である。
場合について説明したが、この発明は、これに限らず、
複数個のセラミック基板を半田によシ放熱板へ接着する
際にも同様に適用できることは勿論である。
以上のように、この発明の混成集積回路装置によれば、
放熱板上の隣接する各々のセラミンク基板の一部にＶ溝
付き凸部を設けることにより、半田の低温時における応
力をそのＶ溝に集中させ、当該部にのみクランクを発生
式せて他の領域には悪影響を与えなくできるので、従来
のものに比べて非常に信頼性を向上させることができる
効果がある。
放熱板上の隣接する各々のセラミンク基板の一部にＶ溝
付き凸部を設けることにより、半田の低温時における応
力をそのＶ溝に集中させ、当該部にのみクランクを発生
式せて他の領域には悪影響を与えなくできるので、従来
のものに比べて非常に信頼性を向上させることができる
効果がある。
第１図はこの発明の一実施例による混成集積回路装置を
示す概略平面図、第２図はその断面図、第３図は上記実
施例における作用の説明に供する第２図の一部拡大図、
第４図は従来例による混成集積回路装置を示す概略平面
図、第５図はその断面図である。 １．２・・・・セラミック基板、３・・・・放熱板、４
・・・・半田、５・・・・凸部、６・・・・Ｖ溝。
示す概略平面図、第２図はその断面図、第３図は上記実
施例における作用の説明に供する第２図の一部拡大図、
第４図は従来例による混成集積回路装置を示す概略平面
図、第５図はその断面図である。 １．２・・・・セラミック基板、３・・・・放熱板、４
・・・・半田、５・・・・凸部、６・・・・Ｖ溝。
Claims (1)
- 回路素子が搭載された複数のセラミック基板を半田で
放熱板へ接着して配置した構造の混成集積回路装置にお
いて、前記各セラミック基板のそれぞれの接触部分に凸
部を設け、かつその根元部にＶ溝を備えたことを特徴と
する混成集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17647685A JPS6233498A (ja) | 1985-08-07 | 1985-08-07 | 混成集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17647685A JPS6233498A (ja) | 1985-08-07 | 1985-08-07 | 混成集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6233498A true JPS6233498A (ja) | 1987-02-13 |
Family
ID=16014336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17647685A Pending JPS6233498A (ja) | 1985-08-07 | 1985-08-07 | 混成集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6233498A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5148072A (en) * | 1989-06-28 | 1992-09-15 | Mitsubishi Denki K.K. | Brush holding device |
-
1985
- 1985-08-07 JP JP17647685A patent/JPS6233498A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5148072A (en) * | 1989-06-28 | 1992-09-15 | Mitsubishi Denki K.K. | Brush holding device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4809135A (en) | Chip carrier and method of fabrication | |
| JP3333409B2 (ja) | 半導体モジュール | |
| KR980006212A (ko) | 적층형 패키지 | |
| US6657866B2 (en) | Electronics assembly with improved heatsink configuration | |
| JPH05259334A (ja) | 半導体装置 | |
| JPS6233498A (ja) | 混成集積回路装置 | |
| JPS634714B2 (ja) | ||
| JPH08148647A (ja) | 半導体装置 | |
| JPH0677631A (ja) | チップ部品のアルミ基板への実装方法 | |
| JP3372169B2 (ja) | 半導体パッケージ | |
| JPH0770651B2 (ja) | 半導体パッケージ | |
| JPS62281453A (ja) | チツプキヤリアモジユ−ル | |
| JP2521624Y2 (ja) | 半導体装置 | |
| JPS6211014Y2 (ja) | ||
| JPH0648863Y2 (ja) | 集積回路の冷却構造 | |
| JP2583507B2 (ja) | 半導体実装回路装置 | |
| JPS6251498B2 (ja) | ||
| JPH0558569B2 (ja) | ||
| US6118660A (en) | Circuit module with improved heat transfer | |
| JPH05283555A (ja) | 半導体装置 | |
| JPS61203700A (ja) | 電子回路装置 | |
| JPH0797616B2 (ja) | 半導体装置の製造方法 | |
| JPH10209207A (ja) | チップの実装方法 | |
| JP2000174196A (ja) | 半導体装置 | |
| JPS6317546A (ja) | 半導体装置 |