JPS6232783B2 - - Google Patents

Info

Publication number
JPS6232783B2
JPS6232783B2 JP11710679A JP11710679A JPS6232783B2 JP S6232783 B2 JPS6232783 B2 JP S6232783B2 JP 11710679 A JP11710679 A JP 11710679A JP 11710679 A JP11710679 A JP 11710679A JP S6232783 B2 JPS6232783 B2 JP S6232783B2
Authority
JP
Japan
Prior art keywords
pattern
patterns
dimensions
mask
photo
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP11710679A
Other languages
English (en)
Other versions
JPS5640242A (en
Inventor
Mototsugu Ogura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP11710679A priority Critical patent/JPS5640242A/ja
Publication of JPS5640242A publication Critical patent/JPS5640242A/ja
Publication of JPS6232783B2 publication Critical patent/JPS6232783B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605Workpiece metrology
    • G03F7/70616Monitoring the printed patterns
    • G03F7/70625Dimensions, e.g. line width, critical dimension [CD], profile, sidewall angle or edge roughness
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G03F1/44Testing or measuring features, e.g. grid patterns, focus monitors, sawtooth scales or notched scales

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

【発明の詳細な説明】 本発明は半導体装置の検査方法に関するもので
あり、その目的とするところは、ホトマスクのパ
ターン設計寸法に対するホトレジストパターンの
寸法の忠実度および位置合せの良否を目視検査等
にて極めて簡単に判断することにある。
半導体IC、LSIの製造プロセス中のホトエツチ
工程にて、ホトレジストパターンのホトマスクパ
ターンに対する忠実度は、微小寸法ルールになれ
ばなるほど厳しくなつてきている。ホトレジスト
パターンのパターン寸法はそのパターンに対応す
るホトマスクパターン寸法によつてほぼ決定され
るが、露光条件、現像条件、ベーキング条件等に
よつて、±1μm程度は十分制御できる。それ
故、適性なパターン寸法を得るために、例えば露
光量を決定したい時、種々の露光条件のウエハを
作成しそのパターン寸法をマスクパターン中の適
当な場所の寸法を寸法測定器(例えばテレコンパ
レーター)で測定し、ホトマスクパターンのパタ
ーン寸法と比較していた。
この方法では、その度に何枚ものウエハのパタ
ーン寸法を測定しなければならず、又その寸法に
相当するマスクパターン寸法を覚えておかなけれ
ばならず、露光量を決定するだけでも非常に作業
能率が悪かつた。
本発明は、上述のような従来の欠点に鑑みこれ
を改良するものである。以下、第1図〜第3図を
用いて本発明を説明する。
第1図において1を文字B、Bパターンに対応
するレジスターマークを2とする。ホトB工程
(Bマスクを用いてウエハ上にパターンニングす
る工程)に用いるBマスク内のマスク合せ用アラ
イメントキーは第2図のようになり、3はアライ
メントキー、4は文字B、Bパターン内で一番重
要なパターンたとえば最小寸法等着目すべき寸法
名5を記入する(例えば2.8μmと記入する)。そ
して、例えばその着目すべき寸法名5の幅をもつ
た適当な長さのパターン7,8,9,10をX方
向、Y方向に2個ずつ及びパターン残し、抜きを
2個ずつ計4個設ける。第2図において斜線部は
マスク上例えばCrが蒸着されたところで白ヌキ
部が透明部とする。従つて、ポジレジストを用い
た場合パターンニングされたウエハ上ではパター
ン7,10は残し、パターン8,9は抜きとな
る。寸法判断領域6及び寸法名5の形状は任意で
あるがそのアライメント領域での配置は着目すべ
きホトエツチ工程のアライメントキー3のすぐ近
くにパターン設計し、他のホトエツチ工程のそれ
と混同せずかつ、例えば目視検査において合せ精
度、パターン寸法忠実度を顕微鏡の同一視野内で
見えるようにする。
一方、パターン抜き、残しの同一パターン7と
8及び9と10を設けたのは、通常、適性露光だ
と例えばこれらのマスクパターンがパターンニン
グされたウエハ上ではパターン7,8に対応して
形成されたパターンの幅が等しくなり、露光オー
バーだと、仮にポジ型レジストを使用していると
技きパターン8に対応するパターンの幅の寸法が
残しパターン7に対応するパターンの幅より広く
パターンニングされ、露光オーバーであることは
すぐに判断できる。人間の目というものは絶対寸
法の測定の誤差は大きいが、寸法の相対比較の誤
差は非常に少なく、本発明この原理を有効に利用
することが可能となる。
本実施において、X、Y2方向に設けたのは、
マスク露光装置の方式によりパターン寸法に指向
性があるものもあり、着目すべき寸法の実際のパ
ターンがX方向かY方向にあるのか、露光装置の
指向性と実際パターンの配置を考慮してX、Y2
方向に設けた。
尚、第3図はホト工程3工程(B、C、D工
程)のマスク合せを終了した後のウエハ上形成パ
ターンの様子であるが11がC、12がD、13
がD、14が寸法2.0μm、15,16,17,
18がそれぞれ寸法2.0μmに対する判定パター
ンである。
本発明によれば、抜き、残しパターンの幅を正
確に比較でき、微細加工のホトレジストパターン
のパターン寸法の判定が、ホトレジストパターン
寸法がマスク寸法に忠実かどうか、その都度、パ
ターン幅測定器(例えばテレコンパレータ)で測
定しなくても、顕微鏡を用いての目視検査で、そ
の判定が一目瞭然であるとともに、パターン幅測
定器等を使つてより正確な測定が可能となる。第
3図のように全体的に見た場合、どのホトエツチ
工程はマスク寸法に忠実であり、あるいはパター
ン寸法が大きめであるとかが全て、極めてわかり
やすくチツプの一場所にエツチング工程後は履歴
として残り、後の不良解析に対してもプロセス
(特にホトエツチ工程)に関する十分な資料とな
る。
このように本発明はこれからの半導体装置の高
精度、微細加工技術に関し、ホトマスクのウエハ
上への形成パターン寸法の忠実度の検査方法の観
点から非常に重要なものであることがわかる。
【図面の簡単な説明】
第1図は本発明を説明するためのマスクの構成
図の一部の平面図、第2図は本発明の一実施例に
おけるマスク合せ用キー付近の平面図、第3図は
B、C、Dのホト工程を終了した(パターンニン
グされた)後のウエハ上のマスク合せ用キー付近
の平面図である。 5……着目寸法表示、6……寸法パターン表示
領域、7,10……パターン残し表示パターン、
8,9……パターン抜き表示パターン。

Claims (1)

  1. 【特許請求の範囲】 1 マスク合せキーの近傍にパターン寸法チエツ
    ク用の抜き及び残しパターンを設けたホトマスク
    を用い、前記マスクによるホトエツチング工程で
    形成されたキーパターンとチエツク用の抜き及び
    残しパターンを顕微鏡の同一視野内で目視検査す
    ることを特徴とする半導体装置の検査方法。 2 垂直ならびに水平方向にチエツク用パターン
    を設けたことを特徴とする特許請求の範囲第1項
    に記載の半導体装置の検査方法。
JP11710679A 1979-09-11 1979-09-11 Mask for semiconductor device Granted JPS5640242A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11710679A JPS5640242A (en) 1979-09-11 1979-09-11 Mask for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11710679A JPS5640242A (en) 1979-09-11 1979-09-11 Mask for semiconductor device

Publications (2)

Publication Number Publication Date
JPS5640242A JPS5640242A (en) 1981-04-16
JPS6232783B2 true JPS6232783B2 (ja) 1987-07-16

Family

ID=14703542

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11710679A Granted JPS5640242A (en) 1979-09-11 1979-09-11 Mask for semiconductor device

Country Status (1)

Country Link
JP (1) JPS5640242A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5960439A (ja) * 1982-09-30 1984-04-06 Fujitsu Ltd フオト・マスク
JPS59143159A (ja) * 1983-02-07 1984-08-16 Mitsubishi Electric Corp 写真製版技術におけるパタ−ン重ね合わせ方法
JPS60202933A (ja) * 1984-03-16 1985-10-14 Fujitsu Ltd レチクルの検査方法
JPH07111953B2 (ja) * 1988-12-13 1995-11-29 富士通株式会社 ホトリソグラフィのパターン寸法管理方法

Also Published As

Publication number Publication date
JPS5640242A (en) 1981-04-16

Similar Documents

Publication Publication Date Title
EP0061536B1 (en) Method of manufacturing a semiconductor device having improved alignment marks and alignment marks for said method
US4475811A (en) Overlay test measurement systems
CN101398630B (zh) 对准及叠对的标记、及其掩模结构与使用方法
JP3630269B2 (ja) 重ね合わせマ−クおよびこの重ね合わせマークを使用した半導体装置の製造方法
CN113990770B (zh) 一种晶圆检测方法及检测装置
US6357131B1 (en) Overlay reliability monitor
JP2001209167A (ja) フォトマスク、フォトマスクペア、半導体装置および半導体装置の製造方法
US4606643A (en) Fine alignment system
JPS6232783B2 (ja)
US6727989B1 (en) Enhanced overlay measurement marks for overlay alignment and exposure tool condition control
US6800403B2 (en) Techniques to characterize iso-dense effects for microdevice manufacture
JPS5846054B2 (ja) フオトマスク
US5928820A (en) Method for measuring pattern line width during manufacture of a semiconductor device
US4639142A (en) Dimension monitoring technique for semiconductor fabrication
US6330355B1 (en) Frame layout to monitor overlay performance of chip composed of multi-exposure images
KR960011264B1 (ko) 반도체 소자의 접촉창 형태 확인 방법
JP2829211B2 (ja) 合せずれ測定方法
JPS60226129A (ja) 半導体装置
CN118838127B (zh) 光阻消退量的测量方法及光学邻近修正方法
KR0172287B1 (ko) 중첩 정확도와 노광장비의 포커스를 동시에 측정하기 위한 측정마크를 이용한 중첩 정확도 및 노광장비의 포커스 측정 방법
CN111965961B (zh) 用于光刻工艺的定位方法及定位标识
US6579650B2 (en) Method and apparatus for determining photoresist pattern linearity
JPS6111461B2 (ja)
JPH08321533A (ja) 合わせマークの位置ずれ検査方法
JPH05152183A (ja) 半導体装置の寸法測定方法