JPS6232626A - パタ−ン合わせずれ表示方式 - Google Patents

パタ−ン合わせずれ表示方式

Info

Publication number
JPS6232626A
JPS6232626A JP60172233A JP17223385A JPS6232626A JP S6232626 A JPS6232626 A JP S6232626A JP 60172233 A JP60172233 A JP 60172233A JP 17223385 A JP17223385 A JP 17223385A JP S6232626 A JPS6232626 A JP S6232626A
Authority
JP
Japan
Prior art keywords
pattern
chip
misalignment
displayed
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60172233A
Other languages
English (en)
Inventor
Masahiko Nakada
中田 匡彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi Electronics Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Electronics Engineering Co Ltd filed Critical Hitachi Electronics Engineering Co Ltd
Priority to JP60172233A priority Critical patent/JPS6232626A/ja
Publication of JPS6232626A publication Critical patent/JPS6232626A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用9升] この発明は、ウェハーLのパターン合わせずれの壜およ
び方向をチップ毎に表示(画面表示または印刷出力)す
る方式に関する。
[従来の技術] ウェハ上のパターン合わせずれは、各チップ毎に測定さ
れるが、そのパターン合わせずれは、マツプとして表示
されると好都合である。
そこで従来のある測定装置においては、ウェハの輪郭図
形内に、各チップ毎のパターン合わせずれをベクトル表
示している。つまり、各チップに対応する位置に、パタ
ーン合わせずれの量に比例した長さで、パターン合わせ
ずれの方向に対応した向きの矢印を表示している。
[解決しようとする問題点コ このようなパターン合わせずれ表示方式では、矢印が密
集して表示され、しかも矢印の向きが変化するため、各
矢印とチップとの対応関係を1具認しやすいという問題
があった。この問題は、近年のウェハの大型化、チップ
の高密度化に伴い、ますます顕著になりつつある。
[発明のlfl的コ この発明の[1的は、パターン合わせずれとチップとの
対応関係が明確で、かつチップのウェハー1−における
位置の確認が容易な改良されたパターン合わせ表示方式
を提供することにある。
[問題点を解決するための手段] この目的を達成するために、この発明によるパターン合
わせずれ表示方式は、ウェハLの各チップの区画を表示
するとともに、各区画内に対応するチップにおけるパタ
ーン合わせずれのけおよび方向を示すためのマークを表
示すことを特徴とするものである。
[作用コ このように、チップの区画が表示され、各チップにおけ
るパターン合わせずれを示すマークが対応する区画内に
表示されるため、チップとマークとの対応関係が明確で
あって、その対応関係の誤認が起こりに(くなり、また
チップのウェハl−の位置が確認容易となる。
[実施例コ 以ド、図面を参照し、この発明の一実施例について説明
する。
第1図に、この発明のパターン合わせずれ表示方式が適
用された微小寸法A−1定装置の一例を示す。
この微小寸法測定装置は、ウェハのパターン寸法、パタ
ーン合わせずれなどを精密測定するものである。
第1図において、10はX−Yステージ機構である。図
示しないローダ/アンローダによりX−Yステージ機構
10のチャック部に搬入されたウェハ12は、そのオリ
フラ(オリエンテーションフラット)13を基準として
位置決めされて保持されるようになっている。
ウェハ12の上面は、ハロゲンランプ16にょリミタ−
18,アクロマチツクレンズ20およびハーフミラ−2
2を介して照明される。このようにして照明されたウェ
ハ12の1−而の局所的明暗像は、パターン検出光学系
24によって観測される。
このパターン検出光学系24は、対物レンズ26、前記
ハーフミラ−22、ハーフミラ−28、スリット30X
、30Y1 リレーレンズ32X。
32Y1 ミラー34、シリンドリカルレンズ36X、
36Y、1次元のイメージセンサであるCCDリニアイ
メージセンサ38X、38Yから構成されている。対物
レンズ26で決まるウェハ面上の視野内の明暗像は、ス
リブ)30X、30Yを介して視野をさらに絞られてC
CDリニアイメージセンサ38X、38Yに撮像される
。スリット30XのアパーチャはX−Yステージ機構1
0の座標系のX軸と平行にされており、対物レンズ26
の視野内の中心を通る細長いX方向の視野の像がCCD
リニアイメージセンサ38Xに結像する。
同様に、他方のCCDリニアイメージセンサ38Xの視
野は、スリブ)30Yによって対物レンズ26の視野の
中心を通るY方向の細長い領域に絞られ、その視野内の
ウェハ像がCCDリニアイメージセンサ38Xに結像さ
れる。ili前記CODリニアイメージセンサ38X、
38Yは、それぞれに結像した明暗パターンを画素分解
して読み取り、アナログ画信号をシリアルに出力する。
40は処理制御系である。この処理制御系40は、ゲイ
ン・オフセット最適化回路42、アナログ/デジタル変
換器44、画像メモリ46、マイクロプロセッサ48、
RAM50、キーボード52とそのインターフェイス回
路54、X−Yステージ駆動回路56とそのインターフ
ェイス回路58、制御部を含むCRTディスプレイ装置
60とそのインターフェイス回路62からなる。CCD
リニアイメージセンサ38X、38Yやアナログ/デジ
タル変換器44の駆動制御に関係する回路も存在するが
、それは図示されていない。
X−Yステージ駆動回路56は、マイクロプロセッサ4
8からインターフェイス回路58を介して与えられる制
御情報に従い、X−Yステー2機横10の図示しないX
、Y方向駆動用モータを駆動するものである。X−Yス
テージ機横10には、X、Y方向の位置を検出するため
の位置エンコーダ(図示せず)が設けられており、その
位置エンコーダの出力信号はインターフェイス回路58
を介してマイクロプロセッサ48側に入力されるよう、
になっている。
CCDリニアイメージセンサ38X、38Yから出力さ
れるアナログ画信号は、ゲイン・オフセット最適化回路
42を経由してアナログ/デジタル変換器44に入力さ
れ、そこでデジタル画信号(画像データと称す)に変換
されて画像メモリ46に人力される。マイクロプロセッ
サ48は、この画像メモリ46をアクセス可能であり、
また画像メモリ46への画像データの占込みを制御でき
る。
ここでウェハ12上には、第2図に示すように、チップ
70の領域がX、Y方向に整然と配列形成され、各チッ
プ70はX、Y方向の直線的溝、つまりスクライブライ
ンにより区画されている。
次に、パターン合わせずれの測定、および測定されたパ
ターン合わせずれの表示について、第5図に示すフロー
チャートを参照して説明する。
X−Yステージ機構のチャック部にウェハ12を位置決
め保持させてから、キーボード52よりパターン合わせ
ずれ測定表示モードを指定すると、マイクロプロセッサ
48は、RAM50に格納されているそのモードの処理
プログラム50Aの実杆を開始する。
まず、マイクロプロセッサ48は、RAM50tのレジ
スタ類(後述)をクリアしくステップ100)、次にウ
ェハ12の輪郭図形のパターンデータを生成し、CRT
ディスプレイ装置60へ転送して表示させる(ステップ
105)。これに続き、マイクロプロセッサ48は、ウ
ェハ上の各チップ70の区画を示す図形のパターンデー
タを生成し、それをCRTディスプレイ装置60へ転送
し、表示させる(ステップ110)。
これにより、CRTディスプレイ装置60の画面には、
第2図に示すようなマツプが表示される。
なお、チップの区画の表示形態は第2図に示すものに限
らない。たとえば、ウェハ輪郭図形の内部に、スクライ
ブラインに対応するX、Y方向の直線を表示し、その直
線で区切られた格子の目をチップの区画とすることもで
きる。
次に、マイクロプロセッサ48は、x−yステップ駆動
回路56を介してX−Yステー2機横10を制御し、C
CDリニアイメージセンサ38X。
38Yによって各チップ70の基準パターン部分を撮像
させ、それによって画像メモリ46に得られる画像デー
タに基づき、各チップ70におけるパターン合わせずれ
を測定する(ステップ115)。この測定結果(パター
ン合わせずれの隘と方向)はRAM50上のテーブル5
0Cにチップ対応に格納される。なお、このようなパタ
ーン合わせずれの測定は従来と同様な処理により行われ
るので、その詳細は割愛する。
このようにして全チップのパターン合わせずれが7!t
11定されると、パターン合わせずれを示すマークの表
示のための処理が行われる。
まずマイクロプロセッサ48は、テーブル50から1つ
のチップに関するパターン合わせずれの方向のデータを
読み出し、内部レジスタに保持する(ステップ120)
。次に、そのパターン合わせずれの方向と、対応するチ
ップの番号から、そのチップのパターン合わせずれマー
クの表示位置のアドレスを計算し、内部レジスタに保持
する(ステップ125)。次に、マイクロプロセッサ4
8は、そのチップのパターン合わせずれの1のデータを
テーブル50Gから読み出し、そのlに対応した大きさ
のマーク(例えば無方向性形状である丸マーク)のパタ
ーンデータを、RAM50上のROM領域50B(ここ
には、予め各種のマークのパターンデータが格納されて
いる)から読み出し、そのマークのパターンデータを、
内部レジスタに保持されている表示アドレスの情報とと
もにCRTディスプレイ装置60へ転送し、表示させる
(ステップ130)。
この実施例においては、CRTディスプレイ装置60に
表示された各チップの区画は、第3図に示すように、9
分割され、パターン合わせずれの方向に応じて、分割領
域■〜■のいずれか1つにマークが表示される。つまり
、fliJ記表示アドレス計算では、そのようなマーク
の表示位置を指定する表示アドレス情報が求められる。
1つのチップのマーク表示がなされると、マイクロプロ
セッサ48はマーク表示の終了判定を行い(ステップ1
35)、マーク表示がなされていないチップが残ってい
ればステップ120に戻り、次のチップに関するマーク
表示処理を開始する。
全チップのマークが表示されると、処理を終了する。
このように、本実施例においては、無方向性の丸マーク
など)を表示し、その大きさをパターン合わせずれ量に
応じて変化させ、またその表示位置をパターン合わせず
れ方向に応じて変化させている。したがって、表示され
たマークの大きさと表示位置により、パターン合わせず
れの量と方向を認識できる。そして、そのようなマーク
は、画面上のチップ区画図形内に表示されるため、チッ
プとマークとの関係は明確であり、さらに、チップの位
置も明確である。したがって、多数のチップを有する大
型ウェハの場合でも、チップの121認などを防l二で
きる。
なお、この実施例において、マークの形状は適宜変更し
てよく、有方向性形状のマークを用いてもよい。また、
マークの表示位置も、適宜変更してもよい。
この発明の他の実施例を第4図を参照して説明する。こ
の実施例においては、第4図に示すように有力向性の三
角マークがチップ区画内の一定位置に表示される。この
三角マークの大き゛さはパターン合わせずれ雀に応じて
変化せしめられ、また三角マークの向きはパターン合わ
せずれ方向に応じて変化させられる。
この実施例の場合は、例えば大きさおよび向きの異なる
三角マークのパターンデータがROM領域50Bに格納
される。そして、テーブルから読み出されたパターン合
わせずれの量および方向に対応したマークのパターンデ
ータがROM領域50Bから読み出され、対応チップの
番号で決まる表示アドレス情報とともにCRTディスプ
レイ装置60へ転送されて表示される。
この実施例においても、前記実施例と同様に、画面ヒに
おいて、チップの位置、チップとマークとの関係、およ
び各チップにおけるパターン合わせずれの屓および方向
を明瞭に把握できることは明らかである。
なお、三角マーク以外の有方向性形状の他のマークを用
いてもよい。
この発明のさらに他の実施例においては、前記第2の実
施例と同様に三角マークなどの有方向性形状のマークが
用いられて、その表示向きがパターン合わせずれ方向に
応じて制御される。マークの大きさは一定であるが、パ
ターン合わせずれの川に応じた個数のマークがチップ区
画内に表示される。つまり、マークの向きと個数により
、パターン合わせずれの方向とfilが示される。
このようなマークの向きと個数の制御は、前記各実施例
の説明および当該技術分身の一般的技術者の技術的知識
に基づき容易に実現できるであろうから、その詳細説明
は割愛する。
以上、3つ実施例について説明したが、この発明はそれ
だけに限定されるものではなく、適宜変形して実施でき
るものである。
また、前記各実施例においては、ディスプレイ画面にパ
ターン合わせずれを表示したが、X−Yプロッタなどに
よって印刷紙りに表示(印刷)してもよいことは当然で
ある。
[発明の効果コ 以上説明したように、この発明によれば、ウェハ七の各
チップの区画が表示され、各区画内に対応するチップに
おけるパターン合わせずれの量および方向を示すための
マークが表示されるから、チップとマークとの対応関係
、チップの位置が明確であり、従来よりも認識容易で誤
認の生じにくい表示が可能となる。
【図面の簡単な説明】
第1図はこの発明によるパターン合わせずれ表示方式が
適用された微小月決測定装置の構成概認図、第2図はウ
ェハ[二のチップ配列および表示マツプを説明するため
の模式図、第3図および第4図はチ、ブ区画内における
マーク表示の説明図、第5図はパターン合わせずれの測
定およびその表示のための処理の一例を示すフローチャ
ートである。 10・・・X−Yステージ機構、12・・・ウェハ(対
l物)、1B・・・ハロゲンランプ、24・・・ハター
ン検出光学系、26・・・対物レンズ、30X、30Y
・・・スリット、38X、38Y・・・CCDリニアイ
メージセンサ(1次元イメージセンサ)、処理制御系、
44・・・アナログ/デジタル変換器、46・・・画像
メモリ、48・・・マイクロプロセッサ、50・・・R
AM15B・・・X−Yステンプ駆動回路、60・・・
CRTディスプレイ装置L 70・・・チップ。 第2図 第3図    第4図

Claims (4)

    【特許請求の範囲】
  1. (1)ウェハ上の各チップ毎のパターン合わせずれの量
    および方向を表示する方式であって、ウェハ上の各チッ
    プの区画を表示するとともに、各区画内に対応するチッ
    プにおけるパターン合わせずれの量および方向を示すた
    めのマークを表示すことを特徴とするパターン合わせず
    れ表示方式。
  2. (2)マークはパターン合わせずれの量に対応した大き
    さで表示され、かつパターン合わせずれの方向に対応し
    た区画内の位置に表示されることを特徴とする特許請求
    の範囲第1項記載のパターン合わせずれ表示方式。
  3. (3)マークは有方向性形状のマークであり、パターン
    合わせずれの量に対応した大きさで表示され、かつパタ
    ーン合わせずれの方向に対応した向きで表示されること
    を特徴とする特許請求の範囲第1項記載のパターン合わ
    せずれ表示方式。
  4. (4)区画内にパターン合わせずれの量に対応した個数
    のマークが表示されることを特徴とする特許請求の範囲
    第1項記載のパターン合わせずれ表示方式。
JP60172233A 1985-08-05 1985-08-05 パタ−ン合わせずれ表示方式 Pending JPS6232626A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60172233A JPS6232626A (ja) 1985-08-05 1985-08-05 パタ−ン合わせずれ表示方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60172233A JPS6232626A (ja) 1985-08-05 1985-08-05 パタ−ン合わせずれ表示方式

Publications (1)

Publication Number Publication Date
JPS6232626A true JPS6232626A (ja) 1987-02-12

Family

ID=15938073

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60172233A Pending JPS6232626A (ja) 1985-08-05 1985-08-05 パタ−ン合わせずれ表示方式

Country Status (1)

Country Link
JP (1) JPS6232626A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5825502B2 (ja) * 2013-02-27 2015-12-02 株式会社東京精密 プローブ装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5825502B2 (ja) * 2013-02-27 2015-12-02 株式会社東京精密 プローブ装置
JP2016036040A (ja) * 2013-02-27 2016-03-17 株式会社東京精密 プローブ装置
JP2016115945A (ja) * 2013-02-27 2016-06-23 株式会社東京精密 プローブ装置及びプローブ方法
US9664733B2 (en) 2013-02-27 2017-05-30 Tokyo Seimitsu Co., Ltd. Probe device for testing electrical characteristics of semiconductor element

Similar Documents

Publication Publication Date Title
US4744047A (en) Pattern test apparatus including a plurality of pattern generators
JPH03191600A (ja) 検査方法、並びに検査プログラムデータの自動作成機能を有する検査装置
JPH1096613A (ja) 欠陥検出方法及びその装置
JPH01253247A (ja) ダイの位置決め方法と装置
JPS61251705A (ja) パタ−ン検査方法及び装置
JPS6232626A (ja) パタ−ン合わせずれ表示方式
JP2731724B2 (ja) ワーク寸法自動測定システム
EP0206307B1 (en) Apparatus for preparing mounting sheet of originals to be scanned
JPH04295748A (ja) パターン検査装置
JPH05309482A (ja) レーザ刻印装置
JPH0313945A (ja) 半導体装置製造用マスクとその製造方法、さらにその検査装置と検査方法
US20050225642A1 (en) Apparatus and method for the determination of positioning coordinates for semiconductor substrates
JPH10311705A (ja) 画像入力装置
EP0198571B1 (en) Method and system for patching original and extracting original-trimming data in scanner
JPS63262835A (ja) 半導体装置
JP3207974B2 (ja) フォトマスクの欠陥検査方法
JP3447538B2 (ja) パターン検査方法
JPS5857780A (ja) プリント基板の検査方法とその装置
JPH11351824A (ja) 座標系補正方法及び画像測定装置
JP3480643B2 (ja) パターンの検査方法
JP2694462B2 (ja) 半導体ウェーハチップの位置合わせ方法
JPS6171630A (ja) パタ−ンの欠陥検査装置に用いるパタ−ンの判定方法
JPS56118607A (en) Inspection method for secondary negative
JPH10308598A (ja) スキャン型センサのキャリブレーション方法
JPS6059736B2 (ja) 物品の位置検出方式