JPS62291053A - 半導体素子およびその実装方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ３、発明の詳細な説明 〔産業上の利用分野〕 本発明は、半導体素子およびその実装方法に係わり、特
にチップギヤリアとその表面に設ける枠体に関するもの
である。

〔従来の技術〕

スチールカメラ、電子カメラ、ＶＴＲカメラ等や内視鏡
装置、自動生化学分析装置等の各種カメラや医療検査装
置においては、数々の半導体素子、例えば固体撮像素子
、論理素子、メモリ素子等の機能素子が用いられている
。上記装置等を製品化するに際し、その目的および用途
に応じて、より一層の小型軽量化、低価格および高付加
価値が図られる。それらに伴って、実装される上記半導
体素子は、微細化と高密度化等を素子製作の容易性、歩
留りの向」二等の基で要請されている。

従って、半導体素子の製作は、これらの要請に応じるべ
く種々の改良、例えば、回路構成や回路方式の改良、デ
バイス構造の改良等が、近時、目覚ましく改良がなされ
ているものの素子の実装や、生産の容易性等については
未だ十分な改良がなされていない。

第６図（Ａ）および（Ｂ）は、従来の半導体素子を示す
もので、同図（Ａ）は半導体チップを搭載するチップキ
ャリアとこのチップキャリアの表面に接合したフレーム
から、半導体素子毎に製作する一工程を示す断面図であ
り、同図（Ｂ）は、製作した半導体素子の外観図を夫々
に示すものである。第６図（Ａ）において、■は種々の
回路が形成されている半導体チップ（図示せず）を接合
する矩形状の予定面２を設けたリードレス・チップキャ
リアＣＬＣＣ，：Ｌｅａｄ　Ｌｅｓｓ　Ｃｈｉｐ　Ｃａ
ｒｒｉｅｒ、以下チップキャリアと云う）である。３は
、チップキャリア１の表面に形成された表面リードパタ
ーンで裏面リード・パターン４とスルーホール５で接続
されている。６は、チップキャリア１に対向して設けた
プレス打ち抜き装置（図示せず）のプレス抜き盤であり
、矢印方向に上方から下方に動作し、チップキャリア１
を１個の半導体素子の単位毎に打ち抜くものである。こ
の場合、１個の半導体素子の単位は、図示のように、ス
ルーホール５間の範囲Ａで示す。

第６図（Ｂ）において、７はチップキャリア１０表面Ｉ
Ａに接合されたキャリアフレームであり、このキャリア
フレームは、予定面２に半導体チップを位置合わせして
接合し、ワイヤボンディングの後、封止工程での樹脂に
よるボッティングの際にキャリアフレーム７の周縁を越
えて装置以上の樹脂が表面ＩＡおよびスルーホール５が
形成されている側面にあふれないようにするための一種
の流れ防止用のダムである。

上記デツプキャリアｌは、実装するプリント基板に直接
に半田付けするタイプのパンケージに通用するものであ
るが、表面および裏面リードパターン３．４やスルーホ
ール５等に接続される外部リードビン（図示せず）と半
導体チップの表面に形成された配線パターンとの対応を
つけるためにチップキャリア１の表面ＩＡの一部に、凹
部状の目印８が設けられている。この目印８側にあるス
ルーホール５Ａ〜５Ｆを半導体チップの対応すべき配線
パターンの列に合わせワイヤポンディング時の配線対応
を決めた後に半導体チップを上記予定面２に接合するも
のである。

〔発明が解決しようとする問題点〕

上記のような実装においては、各半導体素子の単位でプ
レス打ち抜きされたチ・ツブキャリア１の表面ＩＡにキ
ャリアフレーム７を接合する場合、１個毎に、生産用の
顕微鏡等により確認して位置合わせを行なうか又は、自
動組立装置を用いて接合作業を行なう。この場合、チッ
プキャリア１は極めて小さいものであり、１個づつの接
合は極めて生産性の低い作業となる。また、上記目印８
は、ボッティング時にキャリアフレーム７を越えて流出
した樹脂によって覆わ導体チップとチ・ノフ１キャＩＪ
アの対応（律しすしま困難となる。更に、キャリアフレ
ームは実装の小型化を目指してより一層に薄くなるので
、チップキャリアに接合する前の取り扱い、搬送作業お
よび保管等において、折損、ヒビ割れ等の損傷を受け、
実装後の不良品になる場合もある。

上記のような従来の半導体素子の実装等においては、作
業の効率や生産性に問題等があり、量産に適さないと云
う不具合があった。

本発明の目的は、上述した従来の半導体素子およびその
実装方法の種々の欠点に着目してなされたもので、作業
操作が容易で生産効率の高い、かつ量産に適した半導体
素子およびその実装方法を提供するものである。

〔問題点を解決するための手段および作用〕次に、本発
明による半導体素子およびその実装方法について添付図
面を参照して説明する。

第１図は、本発明による半導体素子の−実施６一 板材料や半導体回路基板材料等で形成されたプレート状
のチップキャリアである。なお、このチップキャリアは
フィルム状の樹脂で形成されたチップキャリアでもよい
。この子、ブキャリア１１の外観形状は矩形状をなし、
その表面部１２には所定の回路パターンおよびこの回路
パターンに接続された多数個の配線用パッドを形成した
半導体チップ（図示せず）を位置決めし、接合するため
の予定部１３（一点鎖線で取り囲む部分）が形成されて
いる。この予定部１３は、図示しないが上記の従来例の
ように半導体チップの厚さに応じて適宜な凹部形状を形
成するか、または必要に応じて表面部１２と略同じ平面
部に形成されている。

１４Ａ〜１４Ｘは、半導体チップの配線パターンに対応
して表面部１２に形成した配線用の表面パターンである
。更に、チップキャリア１１の周側面１５には、表面パ
ターン１４Ａ〜１４Ｘに接続され、且つスルーホールを
略半分に分割されたスルーホール・パターン１．６Ａ〜
１６Ｘが形成されている。

なお、上記表面パターン１４Ａ〜１４Ｘとスルーホール
・パターン１６Ａ〜１６Ｘに夫々に接続される裏面パタ
ーン（図示せず）がチップキャリア１１の裏面部に形成
されているものとする。

本実施例の場合、表面パターン１４Ａ、スルーホール・
パターン１６Ａおよび、対応する裏面パターンを外部リ
ードピンの第１ピンとすると、表面パターン１４Ｘ１ス
ルーホール・パターン１６Ｘおよび対応する裏面パター
ンは同様に第２４ビンとなり、計２４ビンの外部リード
ピンを備える半導体素子となる。

１７は、上記表面部１２に接着剤、例えばエポキシ樹脂
系の接着剤で接合されたキャリアフレームであり、上記
第１ピンに対応する箇所に凸形状の位置合わせ部１８が
形成されている。従って、この位置合わせ部１８は、実
装工程、例えばワイヤボンディング工程、ボッティング
による封止および外部リードピンの装着工程等における
該半導体素子の位置合わせの役目をするものである。上
記キャリアフレーム１７は、封止工程において、樹脂等
をボッティングする際に、キャリアフレーム１７の外周
縁部を越えて樹脂等が流出することを防止するためのも
のである。

上記キャリアフレーム１７は、デツプキャリア１１と同
等な材料や適宜な絶縁材料を選択するものとする。

第２図は、本発明による実装方法の一実施例を示す平面
図である。本実施例は上記の半導体素子を得るためのも
ので、該素子と同等な機能を有する部材には同一の符号
を付記し、その説明は省略するものとする。同図におい
て、３１は多数個のチップキャリア１１を形成したキャ
リアベースであり、チップキャリア１１はマトリックス
状に整配列して形成されている。３２は、多数個のキャ
リアフレーム１７を上記キャリアベース３１に多数個形
成されているチップキャリア１１に対応付けて形成した
フレームである。このフレーム３２は、直交する行フレ
ーム３３と列フレーム３４で枠体が組まれ、上記列フレ
ーム３４には、連結フレーム３５に接続された上記キャ
リアフレーム１７が一体成形されている。なお、上記連
結フレーム３５は、実装工程で支障のない限り、更に、
行フレーム３４に追加して複数個形成してもよいし、ま
た、行フレーム３３側に、少なく共１個以上の連結フレ
ームを形成してもよい。更に、連結フレーム３５は、行
フレーム３３と列フレーム３４に対して適宜に組合わせ
て形成してもよい。

キャリアベース３１とフレーム３２は位置合わせされた
後、フレーム３２の裏面に接着剤、例えばエポキシ樹脂
系の接着剤等を塗布するか、または必要に応じてキャリ
アフレーム１７および連結フレーム３５の裏面に塗布し
てもよい。

３６は、キャリアベース３１から各チップキャリア１１
毎に打ち抜き、切り離すための分割予定線であり、この
分割予定線は、上記の従来例と同様にスルーホールの略
中心に設定されている。

打ち抜く場合は、プレス打ち抜き装置に設けた上記分割
予定線３６と同形状の矩形プレスカッター（図示せず）
でチップキャリア１１を１個づつ、または、行毎或いは
列毎のチップキャリア群毎に一括して打ち抜く。更に、
この打ち抜きは、キャリアベース３１の全面に形成され
たチップキャリア１１群を全部一括して打ち抜いてもよ
い。

上記打ち抜き工程後、キャリアチップ１１上のキャリア
フレーム１７の周縁の一部には、連結フレーム３５の一
部分が残り、これが上記実施例で示した位置合わせ部１
８を形成する。

以上のようにして得たチップキャリア１１において、上
記位置合わせ部１８は、表面パターン１４Ａと表面パタ
ーン１４Ｘの間に位置し、例えば表面パターン１４Ａが
、外部リードビンの第１ピンに相当すると位置合わせ部
１８により、容易にキャリアベース３１から切り離され
た個々のチ・ノブキャリア１１の第１ピンを識別するこ
とができる。

第３図は、上記実施例における単体のキャリアフレーム
１７の平面図である。

同図において、上記位置合わせ部１８はキャリアフレー
ム１７のコーナーに形成したが、各辺１７Ａ〜１７Ｄの
いずれの場所に形成してもよい。更に、このキャリアフ
レーム１７は上述のように行および列フレーム３３．３
４および連結フレーム３５と共に一体的に成形されるも
のであるから、上記位置合わせ部１８は、キャリアフレ
ーム１７の表面に立上り突起片として形成してもよい。

また、位置合わせ部１８の形状は、人間の眼で視認でき
るもの又は、各種自動組立装置等のセンサーで確認でき
る範囲の形状、例えば、矩形状、三角形状、丸形状、凹
部又は凸部等の突起物、更に、各種形状の開孔等であっ
てもよいし、更に、これらの適宜な組み合わせであって
もよいことは勿論である。

第４図は、本発明に用いるキャリアフレームの他の実施
例を示す平面図である。本実施例は、フレームに連結フ
レームを多数個形成して、フレーム形成時の補強をする
と共に視認性のよい位置合わせ部を得るものである。同
図において、４１はフレームであり、このフレーム４１
は、縦フレーム４２にマトリック状に整配列されたキャ
リアフレーム４３および連結フレーム４４と、上記縦フ
レーム４２に対して放射状に形成された連結フレーム４
５で一体的に形成されている。上記フレーム４１を上述
の実施例のように、キャリアベース（図示せず）の表面
に接合してプレス打ち抜き等により分割予定線４６（２
点鎖線で示す）で取り囲まれた単体の半導体素子を切り
離すことによって、連結フレーム４４の残り部分である
位置合わせ部４７および連結フレーム４５の残り部分で
ある位置合わせ部４８が形成される。

本実施例によれば、複数本の連結フレーム４４゜４５を
縦フレーム４２に形成しであるので、チップフレーム４
３の折れ曲げ等やヒビ割れ等による折損の防止と補強が
強化される。更に、上記位置合わせ部４７．４８を複数
設けることによって、ボッティング工程における封止剤
が、位置合わせ部４７．４８のいずれかが、チップフレ
ーム４３の周縁部を超えて流れ出して埋められ、視認性
を弱めても、残った位置合わせ部４７．４８の位置関係
から外部リードビンに対応する表面パターンの位置決め
を判別することができる。

第５図は、本発明による半導体素子の更に他−１３＝ の実施例を示す断面図であり、本実施例は半導体盪像装
置に適用したものである。同図において、５１はハック
接合用の半導体基体で上記実施例で示したチップキャリ
アに相当し、この基体５１の表面、側面および裏面には
、多数のリードパターン５２が形成されている。５３は
撮像素子チップであり、例えば、ＣＯＤ、ＢＢＤ、、Ｓ
　ＩＴ（Ｓｔａｔｉｃ　Ｉｎｄｕｃｔｉｏｎ　Ｔｒａｎ
ｓｉｓｔｏｒの略）　、　ＭＯＳフォトトランジスタ等
をラインまたはマトリックス状に配列したイメージセン
サ−と必要に応じたシフトレジスタ等を回路構成したチ
ップである。５４は撮像素子チップ５３に形成した配線
用パッドであり〜この配線用パッド５４は上記リードパ
ターン５２とボンディングワイヤ５５で接続されている
。５６は基体５１上に接合されたキャリアフレームで、
このキャリアフレーム５６の段部５７には遮光部５８を
形成した保護ガラス５９が設けられている。６０は、周
辺回路を構成した半導体チップで、上記撮像索子チップ
５３からの画素出力信号を増幅する増幅回路、駆動制御
信号を出力する制御回路および各種信号処理回路等の周
辺回路が構成されている。半導体チップ６０を上記基体
５１の裏面に設けることにより、光照射による温度上昇
等による周辺回路の誤動作を防止する。６１は半導体チ
ップ６０に形成した配線用パッド゛であり、この配線用
バンドは、上記リードパターン５２とボンディングワイ
ヤ６２で接続されている。６３は基体５１上に接合され
たキャリアフレームである。上記のキャリアフレーム５
６．６３は上述の実施例と同様な材料で製作することが
できる。なお、本実施例では外部リードビン、封止用ボ
ッティング樹脂等は省略しである。

本実施例では、キャリアフレーム５６を各種光学部材、
例えば保護ガラスや必要に応じたフィルター等の支持部
材として用いることもできる。

本発明による実施例は、上述した種々の実施例に限定さ
れるものではなく幾多の変更、変形ができるものである
。例えば、多数個のキャリアフレームを連結フレームで
一体的に形成する場合、キャリアフレームの各辺に形成
する連絡フレームの配設数または間隔を適宜に変えて形
成するか、または、その配設数と間隔を適宜に組合わせ
る等によっても認別性を高めることができると共にキャ
リアフレームの補強効果を高めることができる。上述の
実施例では、キャリアフレームは矩形状の枠体で構成し
たが、円形状、多角形状等であってもよい。

〔発明の効果〕

以上の説明から明らかなように、本発明による半導体素
子およびその実装方法は、キャリアベース上にキャリア
フレームを形成したフレームを接合して一括して各半導
体素子毎に打ち抜いて切り離すことができるので生産効
率が向上する。更に、分離した後のチンプキャリア上の
キャリアフレームにはフレーム残部が位置合わせ部とし
て形成されるので外部リードピンとの対応が容易に識別
でき、作業性が向上する。従って、本発明は多量生産に
好適な半導体素子とその実装方法を提供することができ
る。

【図面の簡単な説明】

第１図は、本発明による半導体素子の一実施例を示す外
観図、第２図は、本発明による半導体素子の実装方法の
一実施例を示す平面図、第３図は、該実装方法によるキ
ャリアフレームを示す平面図、第４図は、本発明による
半導体素子の実装方法の他の実施例を示す平面図、第５
図は、本発明による半導体素子の他の実施例を示す断面
図、第６図は、（Ａ）および（Ｂ）は従来の半導体素子
の製作方法を示す断面図、およびその半導体素子の外観
図を夫々に示す。

Claims (1)

1. 【特許請求の範囲】 １、半導体チップとチップキャリアを接合して成る半導
   体素子において、上記半導体チップを接合する予定面を
   有するチップキャリアと、位置合わせ部を形成したキャ
   リアフレームとを備え、上記チップキャリアとキャリア
   のフレームを接合したことを特徴とする半導体素子。 ２、半導体チップとチップキャリアを接合してなる半導
   体素子の実装方法において、多数個の半導体チップを接
   合する予定面をキャリアベースに形成し、多数個のキャ
   リアフレームを連結フレームで接続してなるフレームを
   形成し、該フレームを上記キャリアベース上に接合し、
   単体の半導体チップ毎にプレス打ち抜きにより切り離す
   ことを特徴とする半導体素子の実装方法。