KR100541499B1 - 반도체 패키지 제조용 기판 - Google Patents

반도체 패키지 제조용 기판 Download PDF

Info

Publication number
KR100541499B1
KR100541499B1 KR20030058386A KR20030058386A KR100541499B1 KR 100541499 B1 KR100541499 B1 KR 100541499B1 KR 20030058386 A KR20030058386 A KR 20030058386A KR 20030058386 A KR20030058386 A KR 20030058386A KR 100541499 B1 KR100541499 B1 KR 100541499B1
Authority
KR
South Korea
Prior art keywords
semiconductor package
substrate
metal
manufacturing
unit
Prior art date
Application number
KR20030058386A
Other languages
English (en)
Other versions
KR20050020891A (ko
Inventor
장호철
양준영
서성민
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR20030058386A priority Critical patent/KR100541499B1/ko
Publication of KR20050020891A publication Critical patent/KR20050020891A/ko
Application granted granted Critical
Publication of KR100541499B1 publication Critical patent/KR100541499B1/ko

Links

Images

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

본 발명은 반도체 패키지 제조용 기판에 관한 것으로서, 유니트 서브스트레이트의 메탈랜드의 손상을 방지하여 반도체 패키지의 불량을 방지할 수 있도록 한 반도체 패키지 제조용 기판에 관한 것이다.
이를 위해, 본 발명은 다수의 반도체 패키지 영역이 매트릭스 배열을 이루며 형성되고 그 저면에는 다수의 메탈랜드가 형성된 유니트 서브스트레이트과, 상기 유니트 서브스트레이트들이 접착수단에 의하여 접착되는 메탈 프레임을 포함하는 반도체 패키지 제조용 기판에 있어서, 상기 유니트 서브스트레이트의 저면에서 그 가장자리면에 몰딩 수지의 침투를 방지할 수 있는 차단수단을 형성하여서 된 것을 특징으로 하는 반도체 패키지 제조용 기판을 제공한다.
반도체 패키지, 기판, 금속댐, 노치

Description

반도체 패키지 제조용 기판{Substrate for manufacturing semiconductor package}
도 1은 본 발명에 따른 반도체 패키지 제조용 기판의 일실시예를 나타내는 평면도,
도 2는 도 1의 기판이 메탈프레임에 부착된 상태를 나타내는 단면도,
도 3은 도 1의 기판을 이용하여 제조된 반도체 패키지를 나타내는 단면도,
도 4는 본 발명에 따른 반도체 패키지 제조용 기판의 다른 실시예를 나타내는 평면도,
도 5는 도 4의 기판이 메탈프레임에 부착된 상태를 나타내는 단면도,
도 6은 도 4의 기판을 이용하여 제조된 반도체 패키지를 나타내는 단면도,
도 7은 종래의 반도체 패키지 제조용 기판을 나타내는 단면도,
도 8은 도 7의 기판이 메탈프레임에 부착된 상태를 나타내는 단면도,
도 9는 도 7의 기판을 이용하여 제조된 종래의 반도체 패키지를 나타내는 단면도.
<도면의 주요 부분에 대한 부호의 설명>
10 : 유니트 서브스트레이트 12 : 반도체 패키지 영역
14 : 메탈랜드 16 : 메탈프레임
18 : 접착수단 20 : 칩 부착면
22 : 반도체 칩 24 : 와이어
26 : 몰딩 수지 28 : 금속댐
30 : 노치
본 발명은 반도체 패키지 제조용 기판에 관한 것으로서, 더욱 상세하게는 다수의 반도체 패키지 영역이 매트릭스 배열로 형성된 기판의 가장자리에 몰딩 수지의 침투를 방지할 수 있는 구조를 적용시킨 반도체 패키지 제조용 기판에 관한 것이다.
반도체 패키지를 제조하기 위한 기판은 리드프레임, 인쇄회로기판, 회로필름 등 여러가지 종류가 있으며, 그 크기 또한 패키지의 종류에 따라 다양하게 제조되고 있다.
또한, 단위 생산성을 높이고 경박단소화를 실현하기 위하여 반도체 패키지 영역이 한꺼번에 집약된 기판이 채택되기도 하는데, 그 중 하나가 도 7과 도 8에 도시한 구조의 기판과 같다.
도 7과 도 8에 도시된 기판은 유니트 서브스트레이트(10)상에 다수의 반도체 패키지 영역(12)이 매트릭스 배열을 이루며 형성된 것으로서, 각 반도체 패키지 영역의 일면에는 마더보드 등에 접속 연결을 위한 다수의 메탈랜드(14)가 도금에 의하여 형성되어 있다.
즉, 상기 유니트 서브스트레이트(10)의 각 반도체 패키지 영역(12)의 상면에는 칩 부착면(20)이 형성되어 있고, 그 저면에는 다수의 메탈랜드(14)가 형성되어 있다.
한편, 상기 유니트 서브스트레이트(10)은 한꺼번에 많은 패키지를 제조하고, 또 공정간 이동에 유리하도록 다수개의 사각홀을 갖는 스트립 단위의 메탈프레임(캐리어 프레임)(16)에 접착수단(예를들어, 필름 어드헤시브(film adhesive))에 의하여 부착된다.
이때, 상기 유니트 서브스트레이트(10)의 저면 즉, 메탈랜드(14)가 형성된 면과 상기 메탈프레임(16)의 저면이 상기 접착수단(18)과 동시에 접착된 상태가 된다.
이러한 구조의 종래 기판을 이용하여 반도체 패키지를 제조하는 방법을 도 9를 참조로 설명하면 다음과 같다.
상기 접착수단(18)에 의하여 메탈프레임(16)의 사각홀을 위치되게 부착되어 있는 상기 유니트 서브스트레이트(10)에는 상술한 바와 같이 다수의 반도체 패키지 영역(12)이 매트릭스 배열로 형성되어 있다.
여기서, 상기 각 반도체 패키지 영역(12)의 칩 부착면(20)에 반도체 칩(22)을 부착한 다음, 상기 칩(22)과 유니트 서브스트레이트(10)의 전도성패턴(미도시 됨) 사이를 전기적 신호의 교환을 위하여 와이어(24) 본딩으로 연결하게 된다.
이어서, 상기 반도체 칩(22)들과, 와이어(24)들과, 유니트 서브스트레이트(10)을 몰딩 수지(26)로 몰딩하는 공정을 실시한 후, 각 반도체 패키지 영역을 소잉하여 개개의 반도체 패키지로 제조되어진다. 참고로, 도 9는 몰딩 후, 소잉 전의 상태를 나타낸다.
이와 같은 종래의 반도체 패키지 제조용 기판과, 이를 이용하여 제조된 반도체 패키지는 다음과 같은 단점을 갖는다.
상기 유니트 서브스트레이트의 저면(메탈랜드가 형성된 면)이 접착수단의 표면에 부착된 상태를 살펴보면, 다수의 메탈랜드와 접착수단은 서로 접착되어 있는 반면에 유니트 서브스트레이트(10)의 저면에서 그 가장자리는 접착수단(18)과 미접착 상태가 된다.
보다 상세하게는, 상기 유니트 서브스트레이트(10)의 저면에서 그 가장자리 끝은 메탈랜드가 형성되지 않는 더미(dummy)영역으로서, 가장자리쪽에 위치한 반도체 패키지 영역(12)의 메탈랜드(14)와 인접된 영역이다.
결과적으로, 상기 유니트 서브스트레이트의 저면에서 그 가장자리(더미 영역)와 상기 접착수단의 표면 사이는 서로 접착되지 않고, 상기 메탈랜드의 높이만큼 빈공간으로 떠 있는 상태가 된다.
이렇게 구비된 기판을 이용하여 몰딩 공정을 실시하는 경우, 몰딩 수지(26)가 상기 유니트 서브스트레이트(10)의 저면에서 그 가장자리(더미 영역)과 상기 접착수단(18)의 표면 사이에 떠 있는 공간으로 침투하게 되고, 결국 침투된 몰딩 수 지(26)는 유니트 서브스트레이트(10)의 가장자리쪽에 위치한 반도체 패키지 영역(12)의 메탈랜드(14)를 덮어서 손상시키는 문제점이 발생되었다.
상기 메탈랜드에 몰딩 수지가 덮혀져 손상을 입게 되면, 결국 반도체 패키지의 불량을 초래하게 된다.
이러한 문제점을 감안하여, 유니트 서브스트레이트의 가장자리(더미 영역)의 면적을 더 넓혀주어, 몰딩 수지가 침투되더라도 반도체 패키지 영역의 메탈랜드까지 침투되지 않게 하는 방법을 채택하였지만, 가장자리의 면적을 넓혀주는 만큼 유니트 서브스트레이트의 쓸모없는 소비로 인하여 원가 상승의 원인이 되는 단점이 있었다.
본 발명은 상술한 문제점을 해결하기 위하여 안출한 것으로서, 유니트 서브스트레이트의 가장자리를 따라 몰딩 수지의 침투를 방지하는 구조를 형성하여, 몰딩 공정시 수지의 침투로 인한 메탈랜드의 손상을 방지할 수 있도록 한 구조의 반도체 패키지 제조용 기판을 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명의 일구현예는:
다수의 반도체 패키지 영역이 매트릭스 배열을 이루며 형성되고 그 저면에는 다수의 메탈랜드가 형성된 유니트 서브스트레이트과, 상기 유니트 서브스트레이트들이 접착수단에 의하여 접착되는 메탈 프레임을 포함하되, 상기 유니트 서브스트레이트의 저면에서 그 가장자리면에 몰딩 수지의 침투를 방지할 수 있는 차단수단이 형성된 반도체 패키지 제조용 기판에 있어서,
상기 차단수단은 유니트 서브스트레이트의 저면에서 그 가장자리면을 따라 일체로 형성되는 금속댐인 것을 특징으로 하는 반도체 패키지 제조용 기판을 제공한다.
상술한 목적을 달성하기 위한 본 발명의 다른 구현예는:
다수의 반도체 패키지 영역이 매트릭스 배열을 이루며 형성되고 그 저면에는 다수의 메탈랜드가 형성된 유니트 서브스트레이트과, 상기 유니트 서브스트레이트들이 접착수단에 의하여 접착되는 메탈 프레임을 포함하되, 상기 유니트 서브스트레이트의 저면에서 그 가장자리면에 몰딩 수지의 침투를 방지할 수 있는 차단수단이 형성된 반도체 패키지 제조용 기판에 있어서,
상기 차단수단은 유니트 서브스트레이트의 저면에서 그 가장자리면을 따라 접착되는 접착성 필름인 것을 특징으로 하는 반도체 패키지 제조용 기판을 제공한다.
삭제
삭제
삭제
이하, 본 발명의 바람직한 실시예를 첨부도면을 참조로 설명한다.
첨부한 도 1은 본 발명에 따른 반도체 패키지에 적용된 기판의 일실시예를 나타내는 평면도이고, 도 2는 도 1의 A-A선 단면도이다.
본 발명의 주된 특징은 반도체 패키지 제조용 기판은 몰딩 공정시 수지가 메탈랜드쪽으로 침투하는 것을 방지하는 구조를 갖는 점에 있다.
상기 반도체 패키지 제조용 기판은 다수의 반도체 패키지 영역이 매트릭스 배열을 이루며 형성된 유니트 서브스트레이트(10)이 스트립 단위로 되어 있는 메탈프레임(16)의 사각홀에 놓여지는 동시에 그 저면에 접착되어 있는 접착수단(18)의 표면에 접착된 구조를 이루고 있다.
이때, 상기 유니트 서브스트레이트(10)의 저면에는 각 반도체 패키지 영역(12)별로 다수의 메탈랜드(14)가 형성되어 있는 바, 실질적으로는 상기 다수의 메탈랜드(14)가 접착수단(18)과 접착된 상태가 된다.
여기서, 상기 유니트 서브스트레이트(10)의 저면에서 그 가장자리면(더미 영역)을 따라 후술하는 바와 같이, 몰딩 수지(26)가 침투되는 것을 방지할 수 있도록 한 차단수단이 형성된다.
일실시예로서, 첨부한 도 2에서 보는 바와 같이 상기 차단수단은 금속댐(28)으로서, 유니트 서브스트레이트(10)의 저면에서 그 가장자리(더미 영역)면을 따라 일체로 형성된다.
상기 금속댐(28)은 상기 메탈랜드(14)를 유니트 서브스트레이트(10)에 형성하는 공정에서 동시에 더 형성해주면 되므로, 추가적인 제조비용 및 추가적인 공정수가 더 들지 않게 되는 잇점을 갖는다.
여기서 금속댐을 갖는 본 발명의 반도체 패키지 제조용 기판을 이용하여 반도체 패키지를 제조하는 방법을 설명하면 다음과 같다.
첨부한 도 3은 도 1의 기판을 이용하여 제조된 반도체 패키지를 나타내는 단면도이다.
상기 접착수단(18)에 의하여 메탈프레임(16)에 부착되어 있는 상기 유니트 서브스트레이트(10)의 상면에는 전술한 바와 같이 다수의 반도체 패키지 영역(12)이 매트릭스 배열로 형성되어 있다.
이에, 상기 각 반도체 패키지 영역(12)의 칩 부착면(20)에 반도체 칩(22)을 부착하는 공정을 실시한 다음, 상기 칩(22)의 본딩패드와 상기 유니트 서브스트레이트(10)의 전도성패턴 사이에 신호 교환 가능하게 와이어(24) 본딩 공정을 실시하 게 된다.
이어서, 상기 반도체 칩(22)들과, 와이어(24)들과, 유니트 서브스트레이트(접착수단과 접착되어 있는 메탈랜드쪽 면을 제외한 전체 표면)을 수지(26)로 몰딩하는 공정을 실시하게 된다.
이때, 몰딩 공정시 상기 유니트 서브스트레이트(10)의 메탈랜드(14)쪽을 향하는 수지(26)의 흐름이 상기 금속댐(28)에 의하여 용이하게 차단되어, 메탈랜드(14)의 손상을 완전하게 방지할 수 있게 된다.
이러한 몰딩 공정후, 상기 접착수단(18)을 분리시킴과 함께 상기 각 반도체 패키지 영역(12)을 개개의 반도체 패키지로 소잉하는 공정을 마지막으로 진행하게 되면, 메탈랜드의 손상으로 인한 불량없이 원하는 크기의 반도체 패키지로 제조 완료된다. 참고로, 도 3은 몰딩 후, 소잉 전의 상태를 나타낸다.
여기서, 본 발명에 따른 반도체 패키지 제조용 기판의 다른 실시예를 설명하면 다음과 같다.
첨부한 도 4는 본 발명에 따른 반도체 패키지 제조용 기판의 다른 실시예를 나타내는 평면도이고, 도 5는 도 4의 B-B선 단면도이다.
다른 실시예에 따른 차단수단으로서, 상기 유니트 서브스트레이트(10)의 저면에서 그 가장자리(더미 영역)면을 따라 몰딩 수지(26)의 침투를 방지할 수 있는 노치(30)가 오목하게 형성된다.
따라서, 상기 반도체 칩(22)들과, 와이어(24)들과, 유니트 서브스트레이트(접착수단과 접착되어 있는 메탈랜드쪽 면을 제외한 전체 표면)을 수지(26)로 몰딩 하는 공정시, 도 6에 도시한 바와 같이 상기 유니트 서브스트레이트(10)의 메탈랜드(14)쪽을 향하는 수지(26)의 흐름이 상기 노치(30)로 인입됨에 따라, 메탈랜드(14)쪽으로 수지(26)가 흐르지 않게 되어 메탈랜드(14)의 손상을 완전하게 방지할 수 있고, 결국 반도체 패키지의 불량을 방지할 수 있게 된다.
한편, 또 다른 실시예에 따른 차단수단으로서, 상기 유니트 서브스트레이트(10)의 저면에서 그 가장자리(더미 영역)면을 따라 띠 형태의 접착성 필름(미도시됨)을 부착할 수 있고, 상술한 금속댐(28)과 같이 몰딩 수지(26)의 흐름을 차단하여 메탈랜드(14)의 손상을 방지할 수 있게 해준다.
이상에서 본 바와 같이, 본 발명에 따른 반도체 패키지 제조용 기판에 의하면, 유니트 서브스트레이트의 가장자리를 따라 몰딩 수지의 침투를 방지할 수 있도록 금속댐 또는 노치 또는 접착성 필름을 형성하여, 몰딩 공정시 수지의 침투로 인한 메탈랜드의 손상을 방지할 수 있고, 결국 반도체 패키지의 불량을 방지할 수 있다.

Claims (4)

  1. 삭제
  2. 다수의 반도체 패키지 영역이 매트릭스 배열을 이루며 형성되고 그 저면에는 다수의 메탈랜드가 형성된 유니트 서브스트레이트과, 상기 유니트 서브스트레이트들이 접착수단에 의하여 접착되는 메탈 프레임을 포함하되, 상기 유니트 서브스트레이트의 저면에서 그 가장자리면에 몰딩 수지의 침투를 방지할 수 있는 차단수단이 형성된 반도체 패키지 제조용 기판에 있어서,
    상기 차단수단은 유니트 서브스트레이트의 저면에서 그 가장자리면을 따라 일체로 형성되는 금속댐인 것을 특징으로 하는 반도체 패키지 제조용 기판.
  3. 삭제
  4. 다수의 반도체 패키지 영역이 매트릭스 배열을 이루며 형성되고 그 저면에는 다수의 메탈랜드가 형성된 유니트 서브스트레이트과, 상기 유니트 서브스트레이트들이 접착수단에 의하여 접착되는 메탈 프레임을 포함하되, 상기 유니트 서브스트레이트의 저면에서 그 가장자리면에 몰딩 수지의 침투를 방지할 수 있는 차단수단이 형성된 반도체 패키지 제조용 기판에 있어서,
    상기 차단수단은 유니트 서브스트레이트의 저면에서 그 가장자리면을 따라 접착되는 접착성 필름인 것을 특징으로 하는 반도체 패키지 제조용 기판.
KR20030058386A 2003-08-22 2003-08-22 반도체 패키지 제조용 기판 KR100541499B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20030058386A KR100541499B1 (ko) 2003-08-22 2003-08-22 반도체 패키지 제조용 기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20030058386A KR100541499B1 (ko) 2003-08-22 2003-08-22 반도체 패키지 제조용 기판

Publications (2)

Publication Number Publication Date
KR20050020891A KR20050020891A (ko) 2005-03-04
KR100541499B1 true KR100541499B1 (ko) 2006-01-10

Family

ID=37229535

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20030058386A KR100541499B1 (ko) 2003-08-22 2003-08-22 반도체 패키지 제조용 기판

Country Status (1)

Country Link
KR (1) KR100541499B1 (ko)

Also Published As

Publication number Publication date
KR20050020891A (ko) 2005-03-04

Similar Documents

Publication Publication Date Title
US6399415B1 (en) Electrical isolation in panels of leadless IC packages
US6664615B1 (en) Method and apparatus for lead-frame based grid array IC packaging
KR100393095B1 (ko) 반도체패키지와 그 제조방법
JP5304314B2 (ja) Led発光素子用リードフレーム及びその製造方法及びそれを用いたled発光素子
JP5400094B2 (ja) 半導体パッケージ及びその実装方法
CN102386106A (zh) 部分图案化的引线框以及在半导体封装中制造和使用其的方法
US20120043660A1 (en) Thin foil semiconductor package
US6403401B1 (en) Heat spreader hole pin 1 identifier
KR200291282Y1 (ko) 반도체패키지용 인쇄회로기판
US8101470B2 (en) Foil based semiconductor package
US20040084757A1 (en) Micro leadframe package having oblique etching
KR100652440B1 (ko) 반도체 패키지, 그 패키지를 이용한 스택 패키지 및 그스택 패키지 형성 방법
US5406119A (en) Lead frame
KR100541499B1 (ko) 반도체 패키지 제조용 기판
US7432127B2 (en) Chip package and package process thereof
CN201247771Y (zh) 芯片封装载板及其凸块焊盘结构
JPH05226505A (ja) プリント配線板
JP4737995B2 (ja) 半導体装置
KR100388298B1 (ko) 반도체패키지용 섭스트레이트
KR20130023432A (ko) 반도체 패키지용 리드 프레임 구조, 이의 제조방법 및 이를 이용한 반도체 패키지 제조방법
KR100388292B1 (ko) 반도체패키지 제조용 클램프 및 이를 이용한 와이어본딩 모니터링 방법
JPH0722755A (ja) 多層プリント配線板
KR100325179B1 (ko) 마이크로 비지에이 패키지
KR100649865B1 (ko) 반도체 패키지 제조용 부재
JPH07105601B2 (ja) 多層プリント配線板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121204

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131203

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141202

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20151208

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20161202

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20171208

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20191226

Year of fee payment: 15