JPS6228905B2 - - Google Patents
Info
- Publication number
- JPS6228905B2 JPS6228905B2 JP55012851A JP1285180A JPS6228905B2 JP S6228905 B2 JPS6228905 B2 JP S6228905B2 JP 55012851 A JP55012851 A JP 55012851A JP 1285180 A JP1285180 A JP 1285180A JP S6228905 B2 JPS6228905 B2 JP S6228905B2
- Authority
- JP
- Japan
- Prior art keywords
- packet
- tacm
- tmax
- time
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005540 biological transmission Effects 0.000 claims description 8
- 230000032258 transport Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
【発明の詳細な説明】
本発明はパケツト交換システムに関し、詳しく
は、該システムを伝播するパケツトのフロー制御
方式に関するものである。
は、該システムを伝播するパケツトのフロー制御
方式に関するものである。
第１図に示すように、パケツト交換システムは
ホスト計算機１と４の間を複数の中継装置（ノー
ド）２及びリンク３で結合したもので、データ伝
送は、パケツトと呼ばれるデータ・ブロツクをそ
れに付された宛先に従つて、いくつかのノード２
を経由して目的のホスト計算機まで運ぶことによ
り達成する。ところで、パケツトが例えばホスト
計算機１から送出された後、目的のホスト計算機
４に着くまでには遅延が生じる。しかも、この遅
延時間はパケツトの混み具合によつてバラつく。
従つて混み具合によつては、パケツトが目的のホ
スト計算機に着くまでの許容遅延時間が保証され
ない事態をまねきかねない。
ホスト計算機１と４の間を複数の中継装置（ノー
ド）２及びリンク３で結合したもので、データ伝
送は、パケツトと呼ばれるデータ・ブロツクをそ
れに付された宛先に従つて、いくつかのノード２
を経由して目的のホスト計算機まで運ぶことによ
り達成する。ところで、パケツトが例えばホスト
計算機１から送出された後、目的のホスト計算機
４に着くまでには遅延が生じる。しかも、この遅
延時間はパケツトの混み具合によつてバラつく。
従つて混み具合によつては、パケツトが目的のホ
スト計算機に着くまでの許容遅延時間が保証され
ない事態をまねきかねない。
本発明は上記の問題点を解決すべくなされたも
ので、パケツトをその優先度によりクラス分け
し、クラス毎にパケツトが目的のホスト計算機に
着くまでの遅延時間の上限値を保証しようとする
ものである。以下、図示の実施例により本発明の
内容を詳細に説明する。
ので、パケツトをその優先度によりクラス分け
し、クラス毎にパケツトが目的のホスト計算機に
着くまでの遅延時間の上限値を保証しようとする
ものである。以下、図示の実施例により本発明の
内容を詳細に説明する。
第２図は本発明で用いるパケツトのフオーマツ
ト例である。図において、ヘツダの始めを示す符
号（SOH）、パケツト長ｌ、発信元ホスト
（HOST１）、宛先ホスト（HOST２）、メツセー
ジのテキスト（TEXT）などの各エリアは従来と
同じであるが、本発明では他に、当該パケツトの
優先度クラスＣ、目的のホスト計算機に着くまで
の遅延時間の上限値（Tmax）、発信元ホスト計
算機から送出された時刻を起点とする現時点まで
の経過時間（Tacm）を格納するエリアを設け
る。なお、パケツトのヘツダ部には、受側ホスト
の以後の制御等を指定するキヤラクタなどが含ま
れる場合もあるが、第２図では省略してある。
ト例である。図において、ヘツダの始めを示す符
号（SOH）、パケツト長ｌ、発信元ホスト
（HOST１）、宛先ホスト（HOST２）、メツセー
ジのテキスト（TEXT）などの各エリアは従来と
同じであるが、本発明では他に、当該パケツトの
優先度クラスＣ、目的のホスト計算機に着くまで
の遅延時間の上限値（Tmax）、発信元ホスト計
算機から送出された時刻を起点とする現時点まで
の経過時間（Tacm）を格納するエリアを設け
る。なお、パケツトのヘツダ部には、受側ホスト
の以後の制御等を指定するキヤラクタなどが含ま
れる場合もあるが、第２図では省略してある。
第１図の例えば発信元ホスト計算機１は符号
SOHを先頭に、パケツト長ｌ、優先度クラス
Ｃ、遅延時間の上限値Tmax、経過時間Tacmの
初期設定値、当該発信元ホスト名（HOST１）、
宛先ホスト名（HOST２）及びメツセージ
（TEXT）からなるデータ・ブロツクを一つのパ
ケツトとして送出する。該パケツトはその宛先ホ
スト名（HOST２）に従つて、いくつかのノード
２を経由して目的地まで運ばれるが、各ノードを
通過する毎に、経過時間Tacmの値が更新されて
いく。このTacmの値の更新は次のようにして行
う。発信元ホストから送出された時を起点とする
現時点までの経過時間Tacmは、リンク２の伝播
時間を無視すると、パケツトが各ノードの送信待
ち行列にいる時間（滞留時間）Taと回線送出時
間（パケツト転送時間）Tbとの総和で表わせ
る。あるノードにおけるパケツトの滞留時間Ta
は、該ノードでのパケツトの受信時刻をT1、送
信時刻をT2とすると、T2―T1により求まる。
又、転送時間Tbは、リンク３の速度をＳビツ
ト／秒とすると、ｌ／Ｓにより求まる。そこで、
各ノードにおいて、パケツトを送出する際、Ta
＝T2−T1及びTb＝ｌ／Ｓを求め、両者の和Ta＋
TbをTacmに加えることにより、パケツトが各ノ
ード２を順次転送されていく場合の出発時点から
の経過時間が求められる。
SOHを先頭に、パケツト長ｌ、優先度クラス
Ｃ、遅延時間の上限値Tmax、経過時間Tacmの
初期設定値、当該発信元ホスト名（HOST１）、
宛先ホスト名（HOST２）及びメツセージ
（TEXT）からなるデータ・ブロツクを一つのパ
ケツトとして送出する。該パケツトはその宛先ホ
スト名（HOST２）に従つて、いくつかのノード
２を経由して目的地まで運ばれるが、各ノードを
通過する毎に、経過時間Tacmの値が更新されて
いく。このTacmの値の更新は次のようにして行
う。発信元ホストから送出された時を起点とする
現時点までの経過時間Tacmは、リンク２の伝播
時間を無視すると、パケツトが各ノードの送信待
ち行列にいる時間（滞留時間）Taと回線送出時
間（パケツト転送時間）Tbとの総和で表わせ
る。あるノードにおけるパケツトの滞留時間Ta
は、該ノードでのパケツトの受信時刻をT1、送
信時刻をT2とすると、T2―T1により求まる。
又、転送時間Tbは、リンク３の速度をＳビツ
ト／秒とすると、ｌ／Ｓにより求まる。そこで、
各ノードにおいて、パケツトを送出する際、Ta
＝T2−T1及びTb＝ｌ／Ｓを求め、両者の和Ta＋
TbをTacmに加えることにより、パケツトが各ノ
ード２を順次転送されていく場合の出発時点から
の経過時間が求められる。
一方、各ノード２はリンク毎に優先度クラス別
のパケツト送出待ち行列（キユー）を形成し、パ
ケツトを高優先度のキユーから順次リンク３へ送
出せしめる。そして、各ノード２ではキユーに新
しいパケツトを付加する際、受信したTacmと
Tmaxを比較し、Tmax―Tacmが予め定めた値以
上の場合は、該パケツトが持つているクラスＣに
対応するキユーにそのまゝ加えるが、Tmax―
Tacmがある値以下になつている場合は、該パケ
ツトに示されているクラスＣより高優先度のキユ
ーに加える。
のパケツト送出待ち行列（キユー）を形成し、パ
ケツトを高優先度のキユーから順次リンク３へ送
出せしめる。そして、各ノード２ではキユーに新
しいパケツトを付加する際、受信したTacmと
Tmaxを比較し、Tmax―Tacmが予め定めた値以
上の場合は、該パケツトが持つているクラスＣに
対応するキユーにそのまゝ加えるが、Tmax―
Tacmがある値以下になつている場合は、該パケ
ツトに示されているクラスＣより高優先度のキユ
ーに加える。
第３図はノード２の一実施例で、２１は入力バ
ツフア、２２は切替回路、２３１〜２３oはキユ
ースタツク、２４は出力バツフア、２５は制御装
置である。キユースタツク２３１〜２３oの各々
は優先度クラスと１対１に対応している。こゝで
はスタツク２３１が最高の優先度を有し、以下、
２３２，２３３，……に従い優先度が低下するも
のとする。制御装置２５は電子交換機における中
央制御装置、即ち、汎用のコンピユータと同様の
構成をとるもので、予め定められたプログラムに
従つて一連の処理が順次実行される。この制御装
置２５には、該ノード２のための経時を行う時計
機構が具備されているものとする。
ツフア、２２は切替回路、２３１〜２３oはキユ
ースタツク、２４は出力バツフア、２５は制御装
置である。キユースタツク２３１〜２３oの各々
は優先度クラスと１対１に対応している。こゝで
はスタツク２３１が最高の優先度を有し、以下、
２３２，２３３，……に従い優先度が低下するも
のとする。制御装置２５は電子交換機における中
央制御装置、即ち、汎用のコンピユータと同様の
構成をとるもので、予め定められたプログラムに
従つて一連の処理が順次実行される。この制御装
置２５には、該ノード２のための経時を行う時計
機構が具備されているものとする。
制御装置２５の処理のうち、特に本発明に関係
する処理のフローを第４図に示す。第４図におい
て、ａは受信したパケツトをスタツク２３１〜２
３oに格納するまでの処理フローであり、ｂはパ
ケツトをリンクへ送信する時の処理フローであ
る。以下、第４図のフローにもとづいて第２図の
動作を説明する。
する処理のフローを第４図に示す。第４図におい
て、ａは受信したパケツトをスタツク２３１〜２
３oに格納するまでの処理フローであり、ｂはパ
ケツトをリンクへ送信する時の処理フローであ
る。以下、第４図のフローにもとづいて第２図の
動作を説明する。
リンク３１から到来した新しいパケツトは、符
号SOHを先頭にして入力バツフア２１内を左か
ら右へ順次シフトしていきながら該入力バツフア
に格納される。制御装置２５は、この入力バツフ
ア２１を常に監視しており、その右端から２文字
目にSOH符号がセツトされたことを検出して、
新しいパケツトの受信完了を認識する。入力バツ
フア２１に対する新しいパケツトの受信が完了す
ると、制御装置２５は入力バツフア２１のシフト
動作を一旦中断し、その最右端の１文字目を空エ
リアのまゝにしておく。この状態で制御装置２５
は時計機構の値を読み取り、それを当該受信パケ
ツトの受信時刻T1として入力バツフア２１の上
記１文字目の空エリアにセツトする。
号SOHを先頭にして入力バツフア２１内を左か
ら右へ順次シフトしていきながら該入力バツフア
に格納される。制御装置２５は、この入力バツフ
ア２１を常に監視しており、その右端から２文字
目にSOH符号がセツトされたことを検出して、
新しいパケツトの受信完了を認識する。入力バツ
フア２１に対する新しいパケツトの受信が完了す
ると、制御装置２５は入力バツフア２１のシフト
動作を一旦中断し、その最右端の１文字目を空エ
リアのまゝにしておく。この状態で制御装置２５
は時計機構の値を読み取り、それを当該受信パケ
ツトの受信時刻T1として入力バツフア２１の上
記１文字目の空エリアにセツトする。
次に制御装置２５は、入力バツフア２１格納さ
れた当該受信パケツトにおける優先度クラスＣ、
遅延時間の上限値Tmax、経過時間Tacmの各デ
ータを読み込む。そして、TacmとTmaxを比較
し、Tmax―Tacm＞α（α：ある定数）の場合
は、上記読み込んだ優先度クラスＣに対応するキ
ユースタツク２３ｉ（ｉ＝１，２，…ｎ）を選択
すべく切替回路２２に指示する。又、Tmax―
Tacm≦αの場合は、その差に応じて上記優先度
クラスＣに対応するスタツク２３ｉより上位のキ
ユースタツクを選択すべく切替回路２２に指示す
る。切替回路２２は制御装置２５の指示に従い入
力バツフア２１をキユースタツク２３１〜２３o
のいずれかと接続する。その後、制御装置２５は
バツフア２１のシフト動作を再開せしめる。その
結果、先頭に受信時刻T1の付加された受信パケ
ツトが切替回路２２を通り、キユースタツク２３
１〜２３o中の制御装置２５で指示されたスタツ
クの最後尾に付加される。
れた当該受信パケツトにおける優先度クラスＣ、
遅延時間の上限値Tmax、経過時間Tacmの各デ
ータを読み込む。そして、TacmとTmaxを比較
し、Tmax―Tacm＞α（α：ある定数）の場合
は、上記読み込んだ優先度クラスＣに対応するキ
ユースタツク２３ｉ（ｉ＝１，２，…ｎ）を選択
すべく切替回路２２に指示する。又、Tmax―
Tacm≦αの場合は、その差に応じて上記優先度
クラスＣに対応するスタツク２３ｉより上位のキ
ユースタツクを選択すべく切替回路２２に指示す
る。切替回路２２は制御装置２５の指示に従い入
力バツフア２１をキユースタツク２３１〜２３o
のいずれかと接続する。その後、制御装置２５は
バツフア２１のシフト動作を再開せしめる。その
結果、先頭に受信時刻T1の付加された受信パケ
ツトが切替回路２２を通り、キユースタツク２３
１〜２３o中の制御装置２５で指示されたスタツ
クの最後尾に付加される。
キユースタツク２３１〜２３oはフアーストイ
ン・フアーストアウト形式のメモリスタツクで、
制御装置２５の制御のもとにスタツク２３１から
順次そのパケツトが読み出され、出力バツフア２
４を通つてリンク３２に送出される。この時、送
信パケツトにおける経過時間Tacmのエリアが次
のようにして書き替えられる。制御装置２５は一
つのパケツトが出力バツフア２４に揃うと、その
１文字目に付加されている受信時刻T1、及びパ
ケツト長ｌ、経過時間Tacmの各データを読み込
むと共に、該制御装置２５に具備されている時計
機構のその時の値を読み取つて送信時刻T2を得
る。そして、T2―T1を計算して、当該パケツト
が該ノード２に滞留していた時間Taを求める。
次にｌ／Ｓ（Ｓは既知として制御装置２５に予め
用意されているとする）を計算し、当該パケツト
がリンク３２に送出される時間Tbを求める。最
後にTa＋Tb＋Tacmを計算し、その値を新たに
Tacmとして出力バツフア２４内のパケツトに挿
入する。なお、パケツトの受信時、その先頭に付
加された受信時刻T1を示すデータは、出力バツ
フア２４の内容を２文字目からリンク３２へ送出
する構成とすることにより、該ノードからのパケ
ツトの送信時、自然に捨て去られる。
ン・フアーストアウト形式のメモリスタツクで、
制御装置２５の制御のもとにスタツク２３１から
順次そのパケツトが読み出され、出力バツフア２
４を通つてリンク３２に送出される。この時、送
信パケツトにおける経過時間Tacmのエリアが次
のようにして書き替えられる。制御装置２５は一
つのパケツトが出力バツフア２４に揃うと、その
１文字目に付加されている受信時刻T1、及びパ
ケツト長ｌ、経過時間Tacmの各データを読み込
むと共に、該制御装置２５に具備されている時計
機構のその時の値を読み取つて送信時刻T2を得
る。そして、T2―T1を計算して、当該パケツト
が該ノード２に滞留していた時間Taを求める。
次にｌ／Ｓ（Ｓは既知として制御装置２５に予め
用意されているとする）を計算し、当該パケツト
がリンク３２に送出される時間Tbを求める。最
後にTa＋Tb＋Tacmを計算し、その値を新たに
Tacmとして出力バツフア２４内のパケツトに挿
入する。なお、パケツトの受信時、その先頭に付
加された受信時刻T1を示すデータは、出力バツ
フア２４の内容を２文字目からリンク３２へ送出
する構成とすることにより、該ノードからのパケ
ツトの送信時、自然に捨て去られる。
第３図では省略したが、実際には、キユースタ
ツク２３１〜２３oは該ノード２に接続されてい
るリンク毎にあり、制御装置２５は受信パケツト
の宛先ホスト名を見て、該受信パケツトを振り分
ける機能を具備していることは云うまでもない。
ツク２３１〜２３oは該ノード２に接続されてい
るリンク毎にあり、制御装置２５は受信パケツト
の宛先ホスト名を見て、該受信パケツトを振り分
ける機能を具備していることは云うまでもない。
以上説明したように、本発明によれば、パケツ
トがあるホスト計算機から送出された後、目的地
に着くまでの遅延時間が、途中のパケツトの混み
具合によつてバラついても、該遅延時間の上限値
は十分保証されるという効果が得られる。
トがあるホスト計算機から送出された後、目的地
に着くまでの遅延時間が、途中のパケツトの混み
具合によつてバラついても、該遅延時間の上限値
は十分保証されるという効果が得られる。
第１図はパケツト交換システムの概略構成を示
す図、第２図は本発明により導入したパケツトフ
オーマツトの一例を示す図、第３図は本発明の一
実施例を示す図、第４図は第３図の動作を説明す
るためのフロー図である。 １，４……ホスト計算機、２……ノード（中継
装置）、３……リンク、２１……入力バツフア、
２２……切替回路、２３１〜２３o……キユース
タツク、２４……出力バツフア、２５……制御装
置。
す図、第２図は本発明により導入したパケツトフ
オーマツトの一例を示す図、第３図は本発明の一
実施例を示す図、第４図は第３図の動作を説明す
るためのフロー図である。 １，４……ホスト計算機、２……ノード（中継
装置）、３……リンク、２１……入力バツフア、
２２……切替回路、２３１〜２３o……キユース
タツク、２４……出力バツフア、２５……制御装
置。
Claims (1)
- １ 複数の中継手段（以下、ノードという）をリ
ンクで結合し、データブロツク（以下、パケツト
という）をその宛先に従つて、いくつかのノード
を経由して目的地に運ぶパケツト交換システムに
おいて、前記パケツトに、伝送の優先度クラスを
示すエリア、パケツトが目的地に着くまでの遅延
時間の上限値Tmaxを示すエリア、及び出発地を
起点に現時点までの経過時間Tacmを示すエリア
を設け、各ノードは前記上限値Tmaxと経過時間
Tacmを比較し、Tmax―Tacmがある値以上の時
は前記優先度クラスに対応するパケツト送出待ち
行列に加え、Tmax―Tacmがある値以下になつ
た時は前記優先度クラスより高優先度の出力待ち
行列に加えることを特徴とするパケツト交換シス
テム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1285180A JPS56110370A (en) | 1980-02-05 | 1980-02-05 | Packet exchange system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1285180A JPS56110370A (en) | 1980-02-05 | 1980-02-05 | Packet exchange system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56110370A JPS56110370A (en) | 1981-09-01 |
| JPS6228905B2 true JPS6228905B2 (ja) | 1987-06-23 |
Family
ID=11816892
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1285180A Granted JPS56110370A (en) | 1980-02-05 | 1980-02-05 | Packet exchange system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56110370A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006006230A1 (ja) * | 2004-07-12 | 2006-01-19 | Mitsubishi Denki Kabushiki Kaisha | パケット転送方法、無線アクセス局、基地局制御装置、および無線基地局 |
| JP2008543172A (ja) * | 2005-05-27 | 2008-11-27 | テレフオンアクチーボラゲット エル エム エリクソン（パブル） | パケットデータ・ネットワークにおけるスケジューリングを改良するための方法および装置 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4506358A (en) * | 1982-06-25 | 1985-03-19 | At&T Bell Laboratories | Time stamping for a packet switching system |
| CA1231185A (en) * | 1984-02-14 | 1988-01-05 | Rosemount Inc. | Multipriority communication system |
| US5467342A (en) * | 1994-01-12 | 1995-11-14 | Scientific-Atlanta, Inc. | Methods and apparatus for time stamp correction in an asynchronous transfer mode network |
| JP2004147275A (ja) * | 2002-08-30 | 2004-05-20 | Matsushita Electric Ind Co Ltd | パケット送信スケジューリング方法および基地局装置 |
| JP4520350B2 (ja) * | 2005-03-31 | 2010-08-04 | 株式会社国際電気通信基礎技術研究所 | 無線装置 |
| WO2009069645A1 (ja) * | 2007-11-26 | 2009-06-04 | Nec Corporation | データ転送システムおよびデータ転送方法 |
| JP5186957B2 (ja) * | 2008-03-11 | 2013-04-24 | 日本電気株式会社 | ネットワーク中継装置、通信システムおよびネットワーク中継方法 |
-
1980
- 1980-02-05 JP JP1285180A patent/JPS56110370A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006006230A1 (ja) * | 2004-07-12 | 2006-01-19 | Mitsubishi Denki Kabushiki Kaisha | パケット転送方法、無線アクセス局、基地局制御装置、および無線基地局 |
| JP2008543172A (ja) * | 2005-05-27 | 2008-11-27 | テレフオンアクチーボラゲット エル エム エリクソン（パブル） | パケットデータ・ネットワークにおけるスケジューリングを改良するための方法および装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56110370A (en) | 1981-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2962673B2 (ja) | 通信制御装置 | |
| US4995056A (en) | System and method for data communications | |
| US5400326A (en) | Network bridge | |
| EP0129581B1 (en) | Method and apparatus for graceful preemption on a digital communications link | |
| US7953817B2 (en) | System and method for supporting TCP out-of-order receive data using generic buffer | |
| WO1993019544A1 (en) | Packet reassembly method and apparatus | |
| EP0366866B1 (en) | A packet switch protocol and apparatus as for a parallel processing machine | |
| JPH0556066A (ja) | Ａｔｍセル組立・分解方式 | |
| JPS6228905B2 (ja) | ||
| US7336674B2 (en) | Bit clearing mechanism for an empty list | |
| US4307378A (en) | Four-wire speed independent selector switch for digital communication networks | |
| US5913042A (en) | Method and apparatus for managing packet memory | |
| US5948079A (en) | System for non-sequential transfer of data packet portions with respective portion descriptions from a computer network peripheral device to host memory | |
| US20050041606A1 (en) | Data communication apparatus, data communication method, data communication program and recording medium in which data communication program was recorded | |
| JPH09247209A (ja) | 資源予約チャネル用トランスポートレイヤプロトコルのフロー制御方式 | |
| JP2000224260A (ja) | 通信制御装置 | |
| US20090316726A1 (en) | Apparatus and method for data transmission | |
| JP2969559B2 (ja) | データ転送フロー制御方式 | |
| US20010018732A1 (en) | Parallel processor and parallel processing method | |
| JP4228850B2 (ja) | パケット中継装置 | |
| JP2646852B2 (ja) | パケット取り扱い方法 | |
| JP2002164924A (ja) | パケット処理装置 | |
| JP2005210385A (ja) | 他装置とのバッファ共有方法及び装置 | |
| JP2971157B2 (ja) | パケット交換方式 | |
| JP2739949B2 (ja) | 通信バッファ装置 |