JPS62279656A - マスタスライス集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ３、発明の詳細な説明 （産業上の利用分野） 本発明は、半導体基板に予め標準となる単体の半導体素
子を複数個形成したマスタウェーハを用意しておき、後
で仕様に合わせて該半導体素子間を配線するだけで所定
の半導体集積回路装置を形成することができるようにし
たマスタスライス集積回路装置に関する。

（従来例） 従来、このようなマスタスライス集積回路装置は、第７
図に示すものがある。

同図は、予め標準となる単体の半導体素子を規則正しく
形成した半導体チップ１の構造を示した構成説明図であ
り、同一の構造の多数の半導体チップ１が半導体基板に
一体に形成されて未だ個々に分離（スクライブ）されて
いない状態のものをマスタウェーハと呼んでいる。

該マスタウェーハは周知の半導体集積回路装置技術の製
造工程で製造され、各半導体チップ１には第７図に示す
ように外周縁に電源供給用のポンディングパッド２、及
びグランド用のポンディングパッド３、更に外部とで信
号の授受を行なうための入出力用のポンディングパッド
４が形成され、半導体チップ１の中央部分に基準セル５
が形成されている。

夫々のポンディングパッド２，３．４は、後述する組立
工程において接続されるボンディングワイヤーの直径よ
り若干大きく、例えば、縦と横の幅が１００μｍ　Ｘ　
１００Ｉ！ｍ程度に設計されている。

又、該組立工程において隣り合うボンディングワイヤー
が相互に接触するのを防止するため、一定の距離以上の
間隔で離して設けられている。

夫々の基準セル５は大きさ及び形状等が予め決められた
複数の半導体素子例えばトランジスタやコンデンサー、
抵抗などが互いに配線されない単体の状態で形成されて
いる。

基準セル５と入出力用ポンディングパッド４間の領域は
、点線で示されるように、各ポンディングパッド４毎に
周辺Ｉ１０セル６が形成され、各周辺Ｉ１０セル６は、
出力端子が入出力ボンディングバッド４に接続された出
力バッファ回路７と、入力端子が入出力ボンディングバ
ッド４に接続された大力バッファ回路８の対で構成され
ている。

出力バッファ回路７は後述する配線で基準セル５により
形成される回路からの出力信号を電力増幅して出力する
回路であり、大力バッファ回路８は入出力ボンディング
バッド４を介して外部より入力信号を受信すると共に、
高電圧の静電気に対して該回路を保護するだめの回路で
ある。尚、マスタウェーハの段階では、出力バッファ回
路７の入力端子７ａ及び入力バッファ回路８の出力端子
８ａはいずれにも配線されないで開放状態となっている
。

このように相互に接続されていない端子７ａ。

８ａ及び基準セル５内の半導体素子間の配線は、後述す
るように顧客等の仕様に応じて形成され、配線パターン
に応じて任意の集積回路装置を形成することができるよ
うになっている。

次に、このように予め特定の回路が構成されていないマ
スタウェーハを用いて仕様に合わせた集積回路装置を形
成するには、半導体集積回路技術の製造工程でもって、
基準セル５内の半導体素子間をアルミニウム層の配線で
接続すると同時に、該基準セル５にて形成される回路と
出力バッファ回路７又は入力バッファ回路８のいずれか
の端子７ａ、８ａを該アルミニウム層の配線で接続する
。

このように後で配線することをパーソナライズ配線と呼
ぶ。ここで入力端子７ａに配線が行なわれると入出力ボ
ンディングバッド４は信号出力用のポンディングパッド
となり、出力端子８ａに配線が行なわれると入出力ボン
ディングバッド４は入力用のポンディングパッドとして
使用されることとなる。

そして、このパーソナライズ配線を完了し、マスタウェ
ーハを個々の半導体チップ１に分離（スクライブ）した
後、組立工程において夫々の半導体チップ１をパッケー
ジに収容し、ポンディングパッド２，３．４を該パッケ
ージの所定のリード端子にボンディングワイヤーを介し
て接続することにより、仕様に合わせた集積回路装置を
完成することができる。

このように、マスタスライス集積回路装置は、予めマス
タウェーハを用意しておき、仕様に応じて後で配線だけ
行なえば所望の集積回路装置を形成することができるの
で、仕様の決定から完成までが短時間で済み、又、配線
用のマスクパターンを設計するだけでよいので歩止りが
良い等の利点がある。

（発明が解決しようとする問題点） しかしながら、このようなマスタスライス集積回路装置
にあっては、ポンディングパッドはボンディングワイヤ
ーの直径等に応じて面積や形状が一様に決められ、しか
も、隣り合うポンディングパッドの相互間隔も一定にし
てあり、パーソナライズ配線を行なう段階では、該形状
や配置を変更することができない。このため、ポンディ
ングパッドの配置や面積を変更したほうが仕様に適した
設計をすることができる場合であっても融通性がきかな
い問題があった。例えば、ポンディングパッド数が若干
不足する場合であってもこれを増加することができない
ため基準セルによる回路の変更等が必要となったり、ま
た、最悪の場合は更に大きなチップサイズを有するマス
タウェーハを使用しなければならず、このため１チップ
当りの単価が著るしく上昇する問題があった。また、設
計した回路によってはポンディングパッドの配置をずら
したほうが最適な配線を行なえるのに変更することがで
きないなど問題があった。

（問題点を解決するための手段） 本発明はこのような問題点に鑑みてなされたものであり
、ポンディングパッドの形状、面積、配置及び個数等を
パーソナライズ配線によって自由に変更することができ
るマスタウェーハより成るマスタスライス集積回路装置
を提供することを目的とする。

この目的を達成するため本発明は、マスタウェーハの段
階で、従来のポンディングパッドの大きさに比べて小形
のポンディングパッド（以下、パッドエレメントという
）を半導体チップの外周縁に配列し、ボンディングワイ
ヤーを接続しようとする位置に在る適宜の数のパッドエ
レメントをパーソナライズ配線によって一体に接続する
ことで、ポンディングパッドの形状、面積、配置及び個
数等を適宜に設定できるようにしたことを技術的要点と
する。

（実施例） 以下、本発明によるマスタスライス集積回路装置の一実
施例を図面と共に説明する。第１図はこの実施例におけ
るマスタウェーハの半導体チップの構造を示す。

半導体チップ９の中央に一点鎖線で示す領域Ａには、未
だ配線されていないトランジスタや抵抗、コンデンサが
形成された基準セルが設けられ、該領域Ａの外側の領域
には点線で示すように、周辺Ｉ１０セル１０が配列され
ている。

夫々の周辺Ｉ／○セル１０は、領域Ａの基準セルで構成
される回路からの出力信号を電力増幅して出力するため
の出力バッファ回路と、外部からの信号を受信して領域
Ａ内の回路へ伝達する入力バッファ回路が形成され、マ
スタウェーハの段階ではいずれのバッファ回路も配線が
施されない単体の状態になっている。

半導体チップ９の外周縁には、細長い矩形状のパッドセ
ル１１が所定の間隔でもって短冊状に配列して形成され
ている。

第２図に示すように、夫々のバッドセル１１の構造は、
半導体チップ９の中央領域Ａに向けて長い長方形をして
おり、長手方向の幅Ｗは、組立工程で接続されるボンデ
ィングワイヤーの直径に比べて若干大きくなるように設
計され、配列方向の長さしは該ボンディングワイヤーの
直径に比べて小さい値で設計されている。更に、パッド
エレメント１１の外周より内側に若干の幅ΔＷで配化硅
素膜（ＳｉＯ□）が覆っており、その内側の領域Ｂはマ
スタウェーハの製造工程で使用されるアルミニウム層が
形成され、表面は何等覆われていない。

尚、該領域Ｂのアルミニウム層を第１メタルと呼ぶ。

次に、このように予め特定の回路が構成されていないマ
スタウェーハを用いて仕様に合わせた集積回路装置を形
成する過程を説明する。

まず、半導体集積回路技術の製造工程により、アルミニ
ウム層によるパーソナライズ配線でもって基準セル内の
半導体素子間を接続して仕様に応じた回路を形成し、同
時に周辺Ｉ１０セル１０内の適宜の出力バッファ回路及
び又は入力バッファ回路と該基準セルで形成される回路
を接続する。

更に、該パーソナライズ配線でもって同時に複数のバッ
ドセル１１を一体に接続する。第３図は、第１図に示す
バッドセル１１の内から適宜に選んだ複数のパッドエレ
メントＰ２．Ｐ、・・・・・・・・・Ｐ、をパーソナラ
イズ配線の際に一体に接続した後の構造を示す。パッド
エレメントＰ　ｚ、　Ｐ　３・・・・・・・・・Ｐ。

は第１図に示したパッドエレメント１１群の中から仕様
に応じて適宜に選択されてものであり、形成すべきポン
ディングパッドの大きさ、位置に応じてパーソナライズ
配線によるアルミニウム層の形成領域（以下、第２メタ
ルという）１２を設定することができる。

即ち、第３図の場合、パッドエレメントＰ２．Ｐ：１・
・・・・・・・・Ｐ、の上面に矩形状に形成されたアル
ミニウム層が第２メタル１２に相当し、該第２メタル１
２は周辺Ｉ１０セル１０の特定のバッファ回路（図中で
は出力バッファ回路）を介して基準セル内の回路に接続
のための配線が行なわれている。

そして、パーソナライズ配線においても、最終の半導体
製造工程において三回硅素膜で表面が覆われるが、第３
図中の点線で示すボンディングヮイヤーを接続する領域
１２ａについては酸化硅素膜で覆われないように開口部
分となっている。

次に、パーソナライズ配線が完了し、マスタウェーハの
状態から個々の半導体チップ９の状態に分離（スクライ
ブ）した後、次の組立工程において個々の半導体チップ
９をパッケージに収容し、上記パッドエレメントにより
形成されたポンディングパッドと該パッケージのリード
端子とをボンディングワイヤーで接続することにより、
所望の集積回路装置を形成することができる。

尚、第２図に示した個々のパッドエレメント１１の第１
メタルの領域Ｂの面積は、第４図の断面図に示すように
、マスタウェーハ時に形成されている第１メタルとパー
ソナライズ配線において形成される第２メタル１２とが
必ず接続することができる程度の開口面積となっており
、この実施例ではこの領域Ｂの最小の幅を約５μｍとし
ている。

このように、この実施例によれば、パッドエレメント１
１の適宜の組合せにより、パーソナライズ配線でもって
、ポンディングパッドの形状、配置又は個数等を自由に
決めることができ、設計の融通性を向上することができ
る。

また、従来はポンディングパッドの不足を生じないよう
にするため、実際に利用される数よりも予め多く形成し
ておく傾向にあるため半導体チップが不要に大形化する
欠点があったが、この実施例によれば、パッドエレメン
トを効率的に組合せて使用することで仕様に合った数の
ポンディングパッドを形成することができるため、不要
に半導体チップを大形化する必要がなくなり価格の低減
を図ることができる。

第５図は他の実施例の構造を示す。これは、前記実施例
に示したパッドエレメント１１の他に、周辺Ｉ１０セル
１０に設けられている出力バッファ回路及び入力バッフ
ァ回路を複数の小形のバッファ回路群で構成したもので
ある。

即ち、マスタウェーハの階段では、夫々の周辺Ｉ１０セ
ル１０には、複数の出力バッファ回路１３及び大力バッ
ファ回路１４が形成されている。各出力バッファ回路１
３は第６図に示した従来の単一の出力バッファ回路７に
比べて電力増幅容量の小さな小形のもので形成され、後
述するパーソナライズ配線の際にアルミニウム層により
並列に接続することで所望の電力増幅容量の出力バッフ
ァ回路を構成することができるようになっている。

また、大力バッファ回路１４についても同様に従来の人
力バッファ回路に比べて小さな電力増幅容量のもので形
成されている。そして、マスタウェーハの段階では、出
力バッファ回路１３及び入カバフファ回路１４の配線は
行なわれず単体のままとなっている。

このように、各周辺Ｉ１０セル毎に予め小容量の出力バ
ッファ回路１３及び大力バッファ回路１４を複数設ける
ことにより、パーソナライズ配線によって入出力電力の
設定の自由度が向上し、更にバッドセル１１との相互の
組合せによって極めて設計の自由度が向上する。

第６図は更に他の実施例を示し、第５図に示し゛　た実
施例の周辺Ｉ１０セル１０に設けられた出力バッファ回
路１３及び大力バッファ回路１４の配列を変えたもので
あり、出力バッファ回路１３の一群と、人力バッファ回
路１４の一群を相互いに向かい合わせたように形成しで
ある。

この実施例によれば、パーソナライズ配線により所望の
電力容量の出力バッファ回路１４あるいは入力バッファ
回路１３を並列接続にて形成する場合に、配線を容量に
行なうことができる等の効果が得られる。

尚、上記３実施例において、入力バッファ回路の入力端
子と第２メタル１２により形成されるポンディングパッ
ドとの間は所定の入力保護回路を介して接続されるもの
とする。

（発明の効果） 以上説明したように本発明によれば、マスクウェーハの
段階で、従来のポンディングパッドに比べて小形のポン
ディングパッドと同様構造のパッドエレメントを半導体
チップの外周縁に配列し、ポンディングワイヤーを接続
しようとする位置にある適宜の数のパッドエレメントを
バーツナライス配線によって一体に接続することで、所
望の形状及び面積のポンディングパッドを所望の配置で
更に所望の個数だけ設計することができるので、設計の
自由を向上したマスクライス集積回路装置を提供するこ
とができる。

【図面の簡単な説明】

第１図は本発明によるマスタスライス集積回路装置の一
実施例の構造を示す構造図、第２図は第１図のパッドエ
レメントの構造を示す構造図、第３図は第１図のパッド
ニレメンによりポンディングパッドを形成した状態を示
す要部構造図、第４図はパッドニレメンにより形成され
るポンディングパッドの構造を第２図のＸ−Ｘ線断面に
て示す縦断面図、第５図は他の実施例を示す要部構造図
、第６図は更に他の実施例を示す要部構造図、第７図は
従来のマスタスライス集積回路装置の一例を示す構造図
である。 ９−半導体チップ、 ｉｏ−周辺Ｉ１０セル、 １１−パッドエレメント、 １２−第２メタル、 １３・・・出力バッファ回路、 １４−人力バッファ回路、 第　　４　　図 第５図 第　　６　　図 手続補正書 昭和６１年　７月　４日 特許庁長官　宇賀道自１３　　　殿 １、　事件の表示 昭和６１年特許願第１２２２３７号 ２、　発明の名称 マスタスライス集積回路装置 ３、　補正をする者 事件との関係：　特許出願人 名称：　（５２０）富士写真フィルム株式会社４゜　代
理人

Claims (1)

【特許請求の範囲】
1. マスタウェーハに形成された半導体チップにパーソナラ
   イズ配線することにより集積回路装置を形成するマスタ
   スライス集積回路装置において、前記半導体チップの外
   周縁に、前記パーソナライズ配線により複数個を一体に
   接続することによりボンディングワイヤーを接続させる
   パッドエレメントを配列したことを特徴とするマスタス
   ライス集積回路装置。