JPS62279411A - プログラマブルコントロ−ラのチエツク方法 - Google Patents
プログラマブルコントロ−ラのチエツク方法Info
- Publication number
- JPS62279411A JPS62279411A JP61122312A JP12231286A JPS62279411A JP S62279411 A JPS62279411 A JP S62279411A JP 61122312 A JP61122312 A JP 61122312A JP 12231286 A JP12231286 A JP 12231286A JP S62279411 A JPS62279411 A JP S62279411A
- Authority
- JP
- Japan
- Prior art keywords
- address
- card
- program
- addresses
- programmable controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 16
- 238000002955 isolation Methods 0.000 claims 1
- 230000005856 abnormality Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Programmable Controllers (AREA)
- Testing And Monitoring For Control Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
３、発明の詳細な説明
〔産業上の利用分野〕
この発明は各種制御装置のプロセスＩ／Ｏ（入出力）カ
ードを正常に動作させる為にイニシャルプログラムを走
らせてプロセスＩ／Ｏのチェックヲ行うようにしたプロ
グラマブルコントローラのチェック方法に関するもので
ある。
ードを正常に動作させる為にイニシャルプログラムを走
らせてプロセスＩ／Ｏのチェックヲ行うようにしたプロ
グラマブルコントローラのチェック方法に関するもので
ある。
第３図は１例えば三菱電機のプログラマブルご／トロー
ラ、ＭｇＬＰＬＡＣ−５５０，Ｉ／Ｏカード、ＰＩ５Ｂ
に示されているプロセスｖＯのアドレス設定回路のブロ
ック図で、図において、１はアドレスコンベア部、２は
入力絶縁部、３は入力選択部、４は入力データのメモリ
部、５は出力ゲート部である。
ラ、ＭｇＬＰＬＡＣ−５５０，Ｉ／Ｏカード、ＰＩ５Ｂ
に示されているプロセスｖＯのアドレス設定回路のブロ
ック図で、図において、１はアドレスコンベア部、２は
入力絶縁部、３は入力選択部、４は入力データのメモリ
部、５は出力ゲート部である。
次に第１図のハードウェアによるプロセスＩ／ｌ）の設
定手順について説明する。まず、プロセスＩ／Ｏカード
を部用する場合には前記Ｉ／Ｏカードをアクティブ又は
ノンアクティブに切換える信号がマイクロプロセッサ（
オペランド・アドレスＣＰＵ）から送信される。−万マ
イクロプロセッサが信号を送信する各プロセスＩ／Ｏカ
ードにはあらかじめ目印となるべきアドレスが各々に割
り尚てられている。そこで、マイクロプロセッサは該Ｉ
／Ｏカードを実際の実用状態として駆動する前に工んカ
ードに割り当てたアドレスを意味する情報を信号に付帯
してアドレスコンベア部１に向けて送信する。各Ｉ／Ｏ
カードはそのアドレスを意味する情報とカードの持つ割
り当てられｔアドレス情報とを比較する事によってマイ
クロプロセッサから送られてきｆｃ情報が自分のアドレ
スと一致するか否かを確認し情報が一致した時にその情
報を入力選択部３で受けとる事によって入力絶縁部２を
介して入力され之データがメモリ部４に初めて格納され
マイクロプロセッサと（資）カードとの間で情報の授受
が完了する。
定手順について説明する。まず、プロセスＩ／Ｏカード
を部用する場合には前記Ｉ／Ｏカードをアクティブ又は
ノンアクティブに切換える信号がマイクロプロセッサ（
オペランド・アドレスＣＰＵ）から送信される。−万マ
イクロプロセッサが信号を送信する各プロセスＩ／Ｏカ
ードにはあらかじめ目印となるべきアドレスが各々に割
り尚てられている。そこで、マイクロプロセッサは該Ｉ
／Ｏカードを実際の実用状態として駆動する前に工んカ
ードに割り当てたアドレスを意味する情報を信号に付帯
してアドレスコンベア部１に向けて送信する。各Ｉ／Ｏ
カードはそのアドレスを意味する情報とカードの持つ割
り当てられｔアドレス情報とを比較する事によってマイ
クロプロセッサから送られてきｆｃ情報が自分のアドレ
スと一致するか否かを確認し情報が一致した時にその情
報を入力選択部３で受けとる事によって入力絶縁部２を
介して入力され之データがメモリ部４に初めて格納され
マイクロプロセッサと（資）カードとの間で情報の授受
が完了する。
従来のプログラマブルコントローラは以上のように構成
されているので、Ｉ／Ｏカードの設定ミスや設定忘れな
どによる異常はプログラムを実行してみなければ見つけ
出すことができず、又設定の異常なカードが存在する場
合、それがどこに存在するかを発見するにも多大の時間
と工数を要するなどの問題点があった。
されているので、Ｉ／Ｏカードの設定ミスや設定忘れな
どによる異常はプログラムを実行してみなければ見つけ
出すことができず、又設定の異常なカードが存在する場
合、それがどこに存在するかを発見するにも多大の時間
と工数を要するなどの問題点があった。
この発明は上記の様な問題点を解決する為になされたも
ので、プログラムを実行させる前のイニシャル時に七の
Ｉ／Ｏカードの異常を発見出来るようにし、かつ制御す
べき各種機器の異常動作を防ぐことのできるプログラマ
ブルコントローラのチェック方法を提供することを目的
とする。
ので、プログラムを実行させる前のイニシャル時に七の
Ｉ／Ｏカードの異常を発見出来るようにし、かつ制御す
べき各種機器の異常動作を防ぐことのできるプログラマ
ブルコントローラのチェック方法を提供することを目的
とする。
この発明に係るプログラマブルコントローラのチェック
方法は各カードに予め設定されたアドレスを逐次スキャ
ンしそのアドレス設定のミスや異常を事前にチェックす
るとともに、プログラムコントローラシステムの正常な
動作を確保するイニシャルプログラムを実動作前例走ら
せるようにしたものである。
方法は各カードに予め設定されたアドレスを逐次スキャ
ンしそのアドレス設定のミスや異常を事前にチェックす
るとともに、プログラムコントローラシステムの正常な
動作を確保するイニシャルプログラムを実動作前例走ら
せるようにしたものである。
この発明におけるプログラマブルコントローラのチェッ
ク方法はイニシャル実行時に各カードに設定されている
ディップ（、［）ＨａＩ Ｉｎ１ｉｎｅ ｐａｃｋａｇ
ｅ）スイッチによりそのカードのアドレスを認識し、そ
のプログラムコントロールシステムが持つ全Ｉ／Ｏアド
レスをスキャンしてカード上のＩ／Ｏアドレスとアプリ
ケーションプログラム中のＩ／Ｏアドレスとの一致を確
認する。
ク方法はイニシャル実行時に各カードに設定されている
ディップ（、［）ＨａＩ Ｉｎ１ｉｎｅ ｐａｃｋａｇ
ｅ）スイッチによりそのカードのアドレスを認識し、そ
のプログラムコントロールシステムが持つ全Ｉ／Ｏアド
レスをスキャンしてカード上のＩ／Ｏアドレスとアプリ
ケーションプログラム中のＩ／Ｏアドレスとの一致を確
認する。
以下この発明の一実施例を図について説明する。
この発明においてハードウェアの構成は第３図と同一の
ものを使用する。
ものを使用する。
第１図はＩ／Ｏカードのミス設定防止の為に導入するプ
ログラムのフローチャートで、６は各カードに設定され
ているＩ／Ｏアドレスをスキャンしメモリーするカード
設定Ｉ／Ｏアドレス洗い出しプログラム、７はアプリケ
ーションプログラム、８は前記アプリケーションプログ
ラム２中に存在しているＩ／Ｏアドレスを洗い出すプロ
グラム、９はスキャン、メモリーシたカード設定とアプ
リケーションプログラム中のＩ／Ｏアドレスとを比較す
るプログラム、／Ｏは不一致Ｉ／Ｏアドレスをメモリー
するプログラムである。
ログラムのフローチャートで、６は各カードに設定され
ているＩ／Ｏアドレスをスキャンしメモリーするカード
設定Ｉ／Ｏアドレス洗い出しプログラム、７はアプリケ
ーションプログラム、８は前記アプリケーションプログ
ラム２中に存在しているＩ／Ｏアドレスを洗い出すプロ
グラム、９はスキャン、メモリーシたカード設定とアプ
リケーションプログラム中のＩ／Ｏアドレスとを比較す
るプログラム、／Ｏは不一致Ｉ／Ｏアドレスをメモリー
するプログラムである。
次に第１図、第２図を参照して動作について説明スる。
まず２イニシャルプログラム実行時にはマイクロプロセ
ッサによりＬ／Ｏアドレスを送信する。そしてそのＩ／
Ｏアドレスがカード設定Ｉ／Ｏアドレスと一致した場合
そのＩ／ＯアドレスのＮ０ｔ−メモリ部４に格納する（
第２図、５Ｔ−１１）。
ッサによりＬ／Ｏアドレスを送信する。そしてそのＩ／
Ｏアドレスがカード設定Ｉ／Ｏアドレスと一致した場合
そのＩ／ＯアドレスのＮ０ｔ−メモリ部４に格納する（
第２図、５Ｔ−１１）。
この動作を逐次実施しシステム中に設足、存在している
Ｉ／Ｏアドレスを全て洗い出す６．（第２図。
Ｉ／Ｏアドレスを全て洗い出す６．（第２図。
５Ｔ−１１，１２）。次にアプリケ−７ヨンプログラム
を走らせ７、そのＬ／Ｏカード中に存在するＩ／Ｏアド
レスを全て洗い出してメモリ部４に格納する８、（第２
図、５Ｔ−１４，１５）。その後カード設定によってシ
ステム中に存在しているＩ／Ｏアドレスと、アプリケー
ションプログラム中に存在しているＩ／Ｏアドレスとを
比較していき９゜（第２図、５Ｔ−１６）、一方には存
在し他方には存在していないＩ／Ｏアドレスがあればそ
のＩ／Ｏアドレスをメモリに格納する／Ｏ（第２図、５
Ｔ−１７）。全チェックが終了した時点で不一致Ｉ／Ｏ
アドレスを出力する。
を走らせ７、そのＬ／Ｏカード中に存在するＩ／Ｏアド
レスを全て洗い出してメモリ部４に格納する８、（第２
図、５Ｔ−１４，１５）。その後カード設定によってシ
ステム中に存在しているＩ／Ｏアドレスと、アプリケー
ションプログラム中に存在しているＩ／Ｏアドレスとを
比較していき９゜（第２図、５Ｔ−１６）、一方には存
在し他方には存在していないＩ／Ｏアドレスがあればそ
のＩ／Ｏアドレスをメモリに格納する／Ｏ（第２図、５
Ｔ−１７）。全チェックが終了した時点で不一致Ｉ／Ｏ
アドレスを出力する。
なお、上記実施例ではアプリケーションプログラムとカ
ードのＩ／Ｏアドレス設定との不一致を洗い出すプログ
ラムの例について示したがマイクロプロセッサを使用す
る各種制御機器でハードフェア的に指定される数量をン
フトクエアによって確認する場合にも同様の効果を奏す
る。
ードのＩ／Ｏアドレス設定との不一致を洗い出すプログ
ラムの例について示したがマイクロプロセッサを使用す
る各種制御機器でハードフェア的に指定される数量をン
フトクエアによって確認する場合にも同様の効果を奏す
る。
以上のようにこの発明によればプログラマブルコントロ
ーラのアプリケーションプログラムラ実際に走らせる前
にイニシャルプログラムを走らせてＩ／Ｑカーどの人為
的ミスを動作前に発見するようにし念ので、プログラム
コントロールシステムの操業を安全に行う事ができると
共にシステムのハードウェアチェックにも役立つ効果が
ある。
ーラのアプリケーションプログラムラ実際に走らせる前
にイニシャルプログラムを走らせてＩ／Ｑカーどの人為
的ミスを動作前に発見するようにし念ので、プログラム
コントロールシステムの操業を安全に行う事ができると
共にシステムのハードウェアチェックにも役立つ効果が
ある。
第１図はこの発明の一実施例によるプログラムの構成図
、第２図は第１図のフローチャート、第３図は従来のＩ
／ＯカードのＩ／Ｏアドレス設定回路図である。 ６はカード設定Ｉ／Ｏアドレスを洗い出すプログラム、
７はアプリケーションプログラム、８はアプリケーショ
ンプログラム中に存在するＩ／Ｏアドレスを洗い出すプ
ログラム、９はアドレス比較プログラム、／Ｏは不一致
アドレスメモリプログラムである。 特許出願人 三菱電機株式会社 、 − 代理人 弁理士 １） 澤 博 昭：
′（１ｒ （外２名） 第１図
、第２図は第１図のフローチャート、第３図は従来のＩ
／ＯカードのＩ／Ｏアドレス設定回路図である。 ６はカード設定Ｉ／Ｏアドレスを洗い出すプログラム、
７はアプリケーションプログラム、８はアプリケーショ
ンプログラム中に存在するＩ／Ｏアドレスを洗い出すプ
ログラム、９はアドレス比較プログラム、／Ｏは不一致
アドレスメモリプログラムである。 特許出願人 三菱電機株式会社 、 − 代理人 弁理士 １） 澤 博 昭：
′（１ｒ （外２名） 第１図
Claims (2)
- （１）マイクロプロセッサを搭載し、被制御対象のプロ
セスからＩ／Ｏカードの入力絶縁部を介して入力信号を
受し、マイクロプロセッサが送信するＩ／Ｏカードのア
ドレスと入力信号を割り当てたＩ／Ｏカードのアドレス
とを入力選択部で選択しメモリ部に所要データを格納す
るようにしたプログラマブルコントローラのチェック方
法において、前記プログラマブルコントローラ動作前の
イニシャル時に最初にカード設定Ｉ／Ｏアドレス洗い出
しプログラムを走らせてアドレス設定のミスをチェック
し、引続き２番目にアプリケーションプログラム中に存
在するＩ／Ｏアドレスを洗い出すプログラムを走らせ、
３番目にカード設定とアプリケーションプログラムのＩ
／Ｏアドレスを比較するプログラムを走らせて所要デー
タをメモリ部に格納するようにしたことを特徴とするプ
ログラマブルコントローラのチェック方法。 - （２）前記プログラマブルコントローラのイニシャル実
行時に各カードに設定されているデップスイッチにより
該カードのアドレスを認識し、引続きカード上のＩ／Ｏ
アドレスとアプリケーションプログラムのＩ／Ｏアドレ
スとを比較するようにしたことを特徴とする特許請求の
範囲第１項記載のプログラマブルコントローラのチェッ
ク方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61122312A JPH0625931B2 (ja) | 1986-05-29 | 1986-05-29 | プログラマブルコントロ−ラのチエツク方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61122312A JPH0625931B2 (ja) | 1986-05-29 | 1986-05-29 | プログラマブルコントロ−ラのチエツク方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62279411A true JPS62279411A (ja) | 1987-12-04 |
| JPH0625931B2 JPH0625931B2 (ja) | 1994-04-06 |
Family
ID=14832837
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61122312A Expired - Lifetime JPH0625931B2 (ja) | 1986-05-29 | 1986-05-29 | プログラマブルコントロ−ラのチエツク方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0625931B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55118135A (en) * | 1979-03-05 | 1980-09-10 | Fuji Electric Co Ltd | Connection checking system for remote input/output part |
| JPS58140875A (ja) * | 1982-02-15 | 1983-08-20 | Omron Tateisi Electronics Co | 暗符号の読取装置 |
-
1986
- 1986-05-29 JP JP61122312A patent/JPH0625931B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55118135A (en) * | 1979-03-05 | 1980-09-10 | Fuji Electric Co Ltd | Connection checking system for remote input/output part |
| JPS58140875A (ja) * | 1982-02-15 | 1983-08-20 | Omron Tateisi Electronics Co | 暗符号の読取装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0625931B2 (ja) | 1994-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5218525A (en) | Method and apparatus for partially running a sequence program for debugging thereof | |
| US5140593A (en) | Method of checking test program in duplex processing apparatus | |
| JPS62279411A (ja) | プログラマブルコントロ−ラのチエツク方法 | |
| JP2528225Y2 (ja) | 電子連動装置 | |
| JP2626127B2 (ja) | 予備系ルート試験方式 | |
| JPS6218060B2 (ja) | ||
| JP2758307B2 (ja) | プログラマブルコントローラ | |
| JPS6152495B2 (ja) | ||
| JP3054472B2 (ja) | マルチタスクシステムにおける障害処理方法 | |
| JPH09212216A (ja) | Ｐｌｃのリモートｉ／ｏシステム | |
| JPH0662114A (ja) | プロセッサ間診断処理方式 | |
| JP3143400B2 (ja) | 端末エミュレータ用解析ツール | |
| JPS62194538A (ja) | 論理型言語処理システム | |
| JPS6143349A (ja) | 入出力制御方式 | |
| JPS6367629A (ja) | 情報処理装置のシステム構成定義用ワ−クステ−シヨン割当て方式 | |
| JPH0510698B2 (ja) | ||
| JPS63254501A (ja) | シ−ケンス制御装置 | |
| JPS6353666A (ja) | コンピユ−タシステムの周辺制御装置 | |
| JPS6162101A (ja) | シ−ケンス制御方式 | |
| JPH01120940A (ja) | 電子交換システムの保守運用時コマンドレスポンス識別方式 | |
| JPH10177405A (ja) | プログラマブルロジックコントローラ | |
| JPH0431947A (ja) | インタフェース制御装置 | |
| JPH01292563A (ja) | マルチプロセッサシステムの復旧処理方式 | |
| JPS5855537B2 (ja) | ホストシステムの応答方式 | |
| JPH053016B2 (ja) |