JPS62278657A - オペレ−テイングシステムロ−ド方式 - Google Patents
オペレ−テイングシステムロ−ド方式Info
- Publication number
- JPS62278657A JPS62278657A JP12295886A JP12295886A JPS62278657A JP S62278657 A JPS62278657 A JP S62278657A JP 12295886 A JP12295886 A JP 12295886A JP 12295886 A JP12295886 A JP 12295886A JP S62278657 A JPS62278657 A JP S62278657A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- central processing
- processing unit
- switching
- medium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000011068 loading method Methods 0.000 title claims abstract description 21
- 238000010977 unit operation Methods 0.000 claims description 6
- 230000007257 malfunction Effects 0.000 abstract description 3
- 101150065817 ROM2 gene Proteins 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 1
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
３、発明の詳細な説明
〔産業上の利用分野〕
本発明はオペレーティングシステムロード方式に関し、
特に複数の中央処理装置（以下、ＣＰＵと略記する）ま
たは複数のＣＰＵ動作モードを持つＣＰＵにより構成さ
れた計算機システムにおいて、動作させるＣＰＵまたは
ＣＰＵ動作モードに合致したオペレーティングシステム
（以下、Ｏ５と略記する）をロードする方式に関する。
特に複数の中央処理装置（以下、ＣＰＵと略記する）ま
たは複数のＣＰＵ動作モードを持つＣＰＵにより構成さ
れた計算機システムにおいて、動作させるＣＰＵまたは
ＣＰＵ動作モードに合致したオペレーティングシステム
（以下、Ｏ５と略記する）をロードする方式に関する。
従来、この種のオペレーティングシステムロード方式で
は、利用者はあらかじめ計算機システムの切換えスイッ
チを操作し、動作すべきＣＰｔＪまたはＣＰＵ動作モー
ドを選択した後に指定したＣＰＵまたはＣＰＵ動作モー
ドに合致したＯ３が格納されている外部記憶媒体を計算
機システムにセントし、電源をオンしたりシステムリセ
ットを実行したりする必要があった。
は、利用者はあらかじめ計算機システムの切換えスイッ
チを操作し、動作すべきＣＰｔＪまたはＣＰＵ動作モー
ドを選択した後に指定したＣＰＵまたはＣＰＵ動作モー
ドに合致したＯ３が格納されている外部記憶媒体を計算
機システムにセントし、電源をオンしたりシステムリセ
ットを実行したりする必要があった。
上述した従来のオペレーティングシステムロード方式で
は、利用者は動作させようとするＯ８がどのＣＰＵまた
はＣＰＵ動作モードで動作可能であるかを常に意識して
計算機システムの切換えスイッチを操作する必要がある
ので、スイッチ操作の煩わしさがあるとともに、誤動作
が発生するという欠点がある。
は、利用者は動作させようとするＯ８がどのＣＰＵまた
はＣＰＵ動作モードで動作可能であるかを常に意識して
計算機システムの切換えスイッチを操作する必要がある
ので、スイッチ操作の煩わしさがあるとともに、誤動作
が発生するという欠点がある。
本発明の目的は、上述の点に鑑み、利用者が動作させよ
うとするＯ８がどのＣＰＵまたはＣＰＵ動作モードで動
作可能であるかを意識して計算機システムの切換えスイ
ッチを操作する必要がないオペレーティングシステムロ
ード方式を提供することにある。
うとするＯ８がどのＣＰＵまたはＣＰＵ動作モードで動
作可能であるかを意識して計算機システムの切換えスイ
ッチを操作する必要がないオペレーティングシステムロ
ード方式を提供することにある。
本発明のオペレーティングシステムロード方式は、複数
の中央処理装置または複数の中央処理装置動作モードを
持つ中央処理装置を含んで構成され動作時には１つの中
央処理装置または１つの中央処理装置動作モードで動作
する計算機システムのオペレーティングシステムロード
方式において、中央処理装置選択情報とこの中央処理装
置選択情報で選択される中央処理装置または中央処理袋
２動作モードで動作するオペレーティングシステムとを
格納する格納手段と、この格納手段に格納された前記中
央処理装置選択情報を読み取る読取り手段と、この読取
り手段で読み取った前記中央処理装置選択情報に基づい
て動作すべき中央処理装置に切り換える切換手段と、こ
の切換手段による中央処理装置の切換後に前記格納手段
に格納されたオペレーティングシステムをロードスルロ
ート手段とを有する。
の中央処理装置または複数の中央処理装置動作モードを
持つ中央処理装置を含んで構成され動作時には１つの中
央処理装置または１つの中央処理装置動作モードで動作
する計算機システムのオペレーティングシステムロード
方式において、中央処理装置選択情報とこの中央処理装
置選択情報で選択される中央処理装置または中央処理袋
２動作モードで動作するオペレーティングシステムとを
格納する格納手段と、この格納手段に格納された前記中
央処理装置選択情報を読み取る読取り手段と、この読取
り手段で読み取った前記中央処理装置選択情報に基づい
て動作すべき中央処理装置に切り換える切換手段と、こ
の切換手段による中央処理装置の切換後に前記格納手段
に格納されたオペレーティングシステムをロードスルロ
ート手段とを有する。
本発明のオペレーティングシステムロード方式では、読
取り手段が格納手段に格納された中央処理装置選択情報
を読み取り、読み取った中央処理装置選択情報に基づい
て切換え手段が動作すべき中央処理装置または中央処理
装置動作モードに切り換え、中央処理装置または中央処
理装置動作モードの切換え後にロード手段が格納手段に
格納されたオペレーティングシステムをロードする。
取り手段が格納手段に格納された中央処理装置選択情報
を読み取り、読み取った中央処理装置選択情報に基づい
て切換え手段が動作すべき中央処理装置または中央処理
装置動作モードに切り換え、中央処理装置または中央処
理装置動作モードの切換え後にロード手段が格納手段に
格納されたオペレーティングシステムをロードする。
次に、本発明ついて図面を参照して説明する。
第１図は、本発明の一実施例の構成を示すブロック図で
ある。本実施例のオペレーティングシステムロード方式
は、異なったタイプの２つのＣＰＵを切り換えて使用で
きる計算機システムに適用されたものである。
ある。本実施例のオペレーティングシステムロード方式
は、異なったタイプの２つのＣＰＵを切り換えて使用で
きる計算機システムに適用されたものである。
この計算機システムは、ＣＰ Ｕｌｌおよびリードオン
リメモリ （以下、ＲＯＭと略記する）１２からなる一
方のＣＰＵ系１と、ＣＰＵ２１およびＲＯＭ２２からな
る他方のＣＰＵ系２と、ＣＰＵ系１およびＣＰＵ系２に
選択的に接続されるＣＰＵ９Ｊ換え手段３と、ＣＰＵ切
換え手段３に接続されたバス４と、バス４に接続された
フロッピーディスク装置（以下、ＦＤ装置と略記する）
５と、ＣＰＵＩＩを選択するＣＰＵ選択情報およびＣＰ
Ｕｌｌ用のＯ８を格納するフロッピーディスク媒体（
以下、ＦＤ媒体と略記する）６１またはＣＰＵ２１を選
択するＣＰＵ選択情報およびＣＰＵ２１用のＯ８を格納
するＦＤ媒体６２でなるＦＤ媒体６と、バス４に接続さ
れたランダムアクセスメモリ （以下、ＲＡＭと略記す
る）７と、同じくバス４に接続されたプリンタ（以下、
ＰＲと略記する）８とから構成されている。
リメモリ （以下、ＲＯＭと略記する）１２からなる一
方のＣＰＵ系１と、ＣＰＵ２１およびＲＯＭ２２からな
る他方のＣＰＵ系２と、ＣＰＵ系１およびＣＰＵ系２に
選択的に接続されるＣＰＵ９Ｊ換え手段３と、ＣＰＵ切
換え手段３に接続されたバス４と、バス４に接続された
フロッピーディスク装置（以下、ＦＤ装置と略記する）
５と、ＣＰＵＩＩを選択するＣＰＵ選択情報およびＣＰ
Ｕｌｌ用のＯ８を格納するフロッピーディスク媒体（
以下、ＦＤ媒体と略記する）６１またはＣＰＵ２１を選
択するＣＰＵ選択情報およびＣＰＵ２１用のＯ８を格納
するＦＤ媒体６２でなるＦＤ媒体６と、バス４に接続さ
れたランダムアクセスメモリ （以下、ＲＡＭと略記す
る）７と、同じくバス４に接続されたプリンタ（以下、
ＰＲと略記する）８とから構成されている。
第２図を参照すると、本実施例のオペレーティングシス
テムロード方式における処理は、ＣＰＵ切換え手段の初
期切換えステップｌＯ１と、ＦＤ装置へのＦＤ媒体格納
待機ステップ１０２と、ＦＤ装置へのＦＤ媒体格納ステ
ップ１０３と、ＦＤ媒体のＣＰＵ選択情ａ続出しステッ
プ１０４と、選択ＣＰＵと動作ＣＰＵとの一致判定ステ
ップ１０５と、ＦＤ媒体のＯＳロードステップ１０６と
、ＣＰｔＪ切換え手段の選択ＣＰＵへの切換えステップ
１０７と、ＦＤ媒体のｏＳロードステップ１０８とから
なる。
テムロード方式における処理は、ＣＰＵ切換え手段の初
期切換えステップｌＯ１と、ＦＤ装置へのＦＤ媒体格納
待機ステップ１０２と、ＦＤ装置へのＦＤ媒体格納ステ
ップ１０３と、ＦＤ媒体のＣＰＵ選択情ａ続出しステッ
プ１０４と、選択ＣＰＵと動作ＣＰＵとの一致判定ステ
ップ１０５と、ＦＤ媒体のＯＳロードステップ１０６と
、ＣＰｔＪ切換え手段の選択ＣＰＵへの切換えステップ
１０７と、ＦＤ媒体のｏＳロードステップ１０８とから
なる。
次に、このように構成された本実施例のオペレーティン
グシステムロード方式の動作について説明する。
グシステムロード方式の動作について説明する。
計算機システムのＴＩＢをオンするかシステムリセント
を行うかすると、ＣＰＵ切換え手段３が初めにＣＰＵ系
１側にバス４を接続する（ステップ１０１）。すると、
ＣＰＵＩＩは、ＲＯＭ１２に格納されたプログラムに従
ってＦＤ装置５を制御し、ＦＤ媒体６が利用者によりセ
ットされるのを待機する（ステップ１０２）。
を行うかすると、ＣＰＵ切換え手段３が初めにＣＰＵ系
１側にバス４を接続する（ステップ１０１）。すると、
ＣＰＵＩＩは、ＲＯＭ１２に格納されたプログラムに従
ってＦＤ装置５を制御し、ＦＤ媒体６が利用者によりセ
ットされるのを待機する（ステップ１０２）。
利用者は、使用したいＣＰＵのＯ８が格納されたＦＤ媒
体６をＦＤ装置５にセットする（ステップ１０３）。す
ると、ＣＰＵＩＩは、ＦＤＩＩ５にセットされたＦＤ媒
体６からＣＰＵ選択情報を読み出して（ステップ１０４
’） 、選択されたＣＰＵが動作中のＣＰＵと一致す
るかどうかを判定する（ステップ１０５）。
体６をＦＤ装置５にセットする（ステップ１０３）。す
ると、ＣＰＵＩＩは、ＦＤＩＩ５にセットされたＦＤ媒
体６からＣＰＵ選択情報を読み出して（ステップ１０４
’） 、選択されたＣＰＵが動作中のＣＰＵと一致す
るかどうかを判定する（ステップ１０５）。
ＦＤ装置５にＣＰＵＩＩ用のＦＤ媒体６１がセントされ
た場合には、ＦＤ媒体６１から読み出されたＣＰＵ選択
情報に基づいて選択されたＣＰＵＩＩが動作中のＣＰ
Ｕｌｌと一致することが判定され、ＣＰＵ１ｌがＲＯＭ
１２に格納されたプログラムに従ってＦＤ媒体６１に格
納されたＯ８をＲＡＭ７にロードする（ステップ１０６
） 。
た場合には、ＦＤ媒体６１から読み出されたＣＰＵ選択
情報に基づいて選択されたＣＰＵＩＩが動作中のＣＰ
Ｕｌｌと一致することが判定され、ＣＰＵ１ｌがＲＯＭ
１２に格納されたプログラムに従ってＦＤ媒体６１に格
納されたＯ８をＲＡＭ７にロードする（ステップ１０６
） 。
ＦＤ装置５にＣＰＵ２１用のＦＤ媒体６２がセントされ
た場合には、ＦＤ媒体６２から読み出されたＣＰＵ選択
情報に基づいて選択されたＣＰＵ２１が動作中のＣＰＵ
ＩＩと一致しないことが判定され、ＣＰＵＩＩがＣＰＵ
切換え手段３を制御してＣＰＵ系２に切り換えさせる（
ステップ１０７）、ＣＰＵ切換え手段３が切り換えられ
た後に、ＣＰＵ２１はＲＯＭ２に格納されたプログラム
に従ってＦＤ媒体６２に格納されたＣ Ｐ Ｕ２１用の
Ｏ８をＲＡ Ｍ ７にロードする（ステップ１０８ ）
。
た場合には、ＦＤ媒体６２から読み出されたＣＰＵ選択
情報に基づいて選択されたＣＰＵ２１が動作中のＣＰＵ
ＩＩと一致しないことが判定され、ＣＰＵＩＩがＣＰＵ
切換え手段３を制御してＣＰＵ系２に切り換えさせる（
ステップ１０７）、ＣＰＵ切換え手段３が切り換えられ
た後に、ＣＰＵ２１はＲＯＭ２に格納されたプログラム
に従ってＦＤ媒体６２に格納されたＣ Ｐ Ｕ２１用の
Ｏ８をＲＡ Ｍ ７にロードする（ステップ１０８ ）
。
なお、本実施例においては、２つのＣＰＵでなる計算機
システムについて説明したが、ＣＰＵが３つ以上台まれ
る計算機システムにも、１つのＣＰＵが複数のＣＰＵ動
作モードを持つ計算機システムにも本発明が同様に適用
できることはいうまでもない。
システムについて説明したが、ＣＰＵが３つ以上台まれ
る計算機システムにも、１つのＣＰＵが複数のＣＰＵ動
作モードを持つ計算機システムにも本発明が同様に適用
できることはいうまでもない。
以上説明したように、本発明は、複数のＣＰＵまたは複
数のＣＰＵ動作モードを持つＣＰＵにより構成された計
算機システムにおいてＯ３とともに格納されたＣＰＵ選
択情報に基づいてＯ３に対応したＣＰＵまたはＣＰＵ動
作モードに切り換えてからＯ８をロードするようにした
ことにより、利用者が動作させようとするＯ８がどのＣ
ＰＵまたはＣＰＵ動作モードで動作するかを意識して計
算機システムの切換えスイッチを切り換える必要がなく
なり、スイッチ切換えの煩わしさをなくすことができる
効果がある。
数のＣＰＵ動作モードを持つＣＰＵにより構成された計
算機システムにおいてＯ３とともに格納されたＣＰＵ選
択情報に基づいてＯ３に対応したＣＰＵまたはＣＰＵ動
作モードに切り換えてからＯ８をロードするようにした
ことにより、利用者が動作させようとするＯ８がどのＣ
ＰＵまたはＣＰＵ動作モードで動作するかを意識して計
算機システムの切換えスイッチを切り換える必要がなく
なり、スイッチ切換えの煩わしさをなくすことができる
効果がある。
また、スイッチ操作が不要となるためにスイッチ設定ミ
スがなくなり、誤動作を未然に防止できるという効果が
ある。
スがなくなり、誤動作を未然に防止できるという効果が
ある。
第１図は本発明の一実施例に係るオペレーティングシス
テムロード方式の構成を示すブロック図、第２図は本実
施例のオペレーティングシステムロート′方式における
処理を示す凍れ図である。 図において、 １．２・・・ＣＰＵ系、 ３・・・・・ＣＰＵ切換え手段、 ４ ・・・・バス、 ５・・・・・ＦＤ装置、 ６、６１．６２・ＦＤ媒体、 ７ ・ ・ ・ ・ ・ ＲＡＭ。 ８ ・ ・ ・ ・ ・ ＰＲ。 １１、 ２１・ ・ ・ ＣＰＵ、 １２、 ２２・ ・ ・ ＲＯＭ、 １０４ ・・・・ＦＤ媒体のＣＰＵ選択情報続出しス
テップ、 １０５ ・・・・選択ＣＰＵと動作ＣＰＵとの一致判
定ステップ、 １０６ 、１０８ ・ＦＤ媒体のＯＳロードステップ
、１０７ ・・・・ＣＰＵ９１換え手段の選択ＣＰＵ
への切換えステップである。
テムロード方式の構成を示すブロック図、第２図は本実
施例のオペレーティングシステムロート′方式における
処理を示す凍れ図である。 図において、 １．２・・・ＣＰＵ系、 ３・・・・・ＣＰＵ切換え手段、 ４ ・・・・バス、 ５・・・・・ＦＤ装置、 ６、６１．６２・ＦＤ媒体、 ７ ・ ・ ・ ・ ・ ＲＡＭ。 ８ ・ ・ ・ ・ ・ ＰＲ。 １１、 ２１・ ・ ・ ＣＰＵ、 １２、 ２２・ ・ ・ ＲＯＭ、 １０４ ・・・・ＦＤ媒体のＣＰＵ選択情報続出しス
テップ、 １０５ ・・・・選択ＣＰＵと動作ＣＰＵとの一致判
定ステップ、 １０６ 、１０８ ・ＦＤ媒体のＯＳロードステップ
、１０７ ・・・・ＣＰＵ９１換え手段の選択ＣＰＵ
への切換えステップである。
Claims (1)
- 【特許請求の範囲】 複数の中央処理装置または複数の中央処理装置動作モー
ドを持つ中央処理装置を含んで構成され動作時には１つ
の中央処理装置または１つの中央処理装置動作モードで
動作する計算機システムのオペレーティングシステムロ
ード方式において、中央処理装置選択情報とこの中央処
理装置選択情報で選択される中央処理装置または中央処
理装置動作モードで動作するオペレーティングシステム
とを格納する格納手段と、 この格納手段に格納された前記中央処理装置選択情報を
読み取る読取り手段と、 この読取り手段で読み取った前記中央処理装置選択情報
に基づいて動作すべき中央処理装置に切り換える切換手
段と、 この切換手段による中央処理装置の切換後に前記格納手
段に格納されたオペレーティングシステムをロードする
ロード手段と、 を有することを特徴とするオペレーティングシステムロ
ード方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12295886A JPS62278657A (ja) | 1986-05-27 | 1986-05-27 | オペレ−テイングシステムロ−ド方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12295886A JPS62278657A (ja) | 1986-05-27 | 1986-05-27 | オペレ−テイングシステムロ−ド方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62278657A true JPS62278657A (ja) | 1987-12-03 |
Family
ID=14848838
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12295886A Pending JPS62278657A (ja) | 1986-05-27 | 1986-05-27 | オペレ−テイングシステムロ−ド方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62278657A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999052029A1 (fr) * | 1998-04-01 | 1999-10-14 | Omron Corporation | Unite de traitement de donnees et unite de traitement d'images |
-
1986
- 1986-05-27 JP JP12295886A patent/JPS62278657A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999052029A1 (fr) * | 1998-04-01 | 1999-10-14 | Omron Corporation | Unite de traitement de donnees et unite de traitement d'images |
| US6851002B1 (en) | 1998-04-01 | 2005-02-01 | Omron Corporation | Processing device with parallel mounting regions for component exchange |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6392473A (ja) | プリンタ | |
| JPS62278657A (ja) | オペレ−テイングシステムロ−ド方式 | |
| JPS6351301B2 (ja) | ||
| JPH01209552A (ja) | 半導体ファイルメモリ装置 | |
| JP2001092646A (ja) | デバイスドライバ切替システム | |
| JPH0452974B2 (ja) | ||
| JP2000057081A (ja) | 情報処理装置 | |
| JPH07281986A (ja) | 拡張ボード及び該ボードを用いた情報処理装置とその周辺装置の制御方法 | |
| JPH04169929A (ja) | ブートプライオリティ変更装置 | |
| JPH086616A (ja) | プログラマブルコントローラ | |
| JPH02214955A (ja) | Ｏｓ立上げ方式 | |
| KR100292155B1 (ko) | 작업환경전환이용이한디지탈컴퓨터시스템과그사용방법 | |
| JP2659115B2 (ja) | シーケンスコントローラ | |
| JP2839631B2 (ja) | パーソナルコンピュータシステムおよびその構成変更方法 | |
| JPH0587856B2 (ja) | ||
| JPS6211755B2 (ja) | ||
| JPS62251832A (ja) | 電子計算機システム | |
| JPH08241142A (ja) | 電子計算機 | |
| JPH04191927A (ja) | オペレーティングシステム切換え装置 | |
| JPS6393056A (ja) | マイクロプログラム制御方式 | |
| JPH1153174A (ja) | 計算機及びプログラム実行方法 | |
| JPS6037937B2 (ja) | イニシャル・プログラム・ロ−ディング方式 | |
| JPS6126699B2 (ja) | ||
| JPH0736102B2 (ja) | コンピュータシステム | |
| JPH04163621A (ja) | メモリ切替え制御方式 |