JPH01209552A - 半導体ファイルメモリ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、半導体ファイルメモリ装置に関し、さらに
詳しくは誤り訂正回路（受けたデータに対して誤り訂正
符号を発生し、データとともに誤り訂正符号が読出され
たときにデータを誤り訂ｉＥする、いわゆるＦＣＣ回路
）を有する半導体ファイルメモリ装置において、誤り訂
正符号処理をするか否かを選択できるような半導体ファ
イルメモリ装置に関する。

［従来の技術］ 半導体ファイルメモリ装置は、一般に、半導体メモリと
、このメモリに対してデータの書込み／読出しを杆うリ
ード・ライト制御回路、インタフェース、そして上位の
ホストコンピュータ等との間でデータの授受を行う通信
回路等をイ丁している。

［解決しようとする課題］ 一般的に、リード・ライト制御回路には誤り訂＋ＩＦ、
回路が設けられていて、半導体メモリからの読出しデー
タに対して誤り訂正を行うために吉込みデータから誤り
訂正符号を生成してこれを書込みデータに付加した形態
でデータが書込まれる。そして、読出したデータに対し
ては誤り訂正符号によりデータの訂正が行われ、その後
、ホストコンピュータ等に読出しデータとして送出され
る。

したがって、全メモリ空間の何割かが誤り訂正符号のデ
ータにより占有されてしまう。そのため、利用者は、半
導体メモリの全メモリ空間を利用することはできない。

一方、データには、ＥＥＣを付加して記録する高い信頼
性が要求されるデータもあれば、画像データとか音声デ
ータのように、多少の誤りは許容されるが、大きな容量
のデータ記憶が必要なものもある。

そこで、後者のようなデータについては、誤り訂正符号
を付加せずにメモリの全記憶空間をデータエリアとして
利用するのをよしとしたいが、誤り訂正回路を内蔵する
半導体ファイルメモリ装置ではそのようにできない欠点
がある。

この発明は、このように誤り訂正符号を付加して記録す
る従来の半導体ファイルメモリ装置において、′１１導
体メモリの全メモリ空間を誤り訂正符号なしのデータエ
リアとして利用できないという欠点を解消し、誤り訂正
符号付加の有無を利用者側で設定でき、有効にメモリの
全空間を使用できる半導体ファイルメモリ装置を提供す
ることを目的とする。

［課題を解決するための手段］ このような目的を達成するためのこの発明の半導体ファ
イルメモリ装置における手段は、半導体メモリと誤り訂
正回路とを有し、データ書込みの際に書込みデータに誤
り訂正符号を付加して半導体メモリに書込み、データ読
出しの際に半導体メモリから読出したデータに対して誤
り訂正符号に基づき誤り訂正回路でデータの誤り訂正を
行う半導体ファイルメモリ装置において、データ書込み
の際に誤り訂正符号を発生せずに半導体メモリに書込み
データをそのまま書込み、データ読出しの際に半導体メ
モリから読出されたデータに対して誤り訂正せずにデー
タを送り出すバイパス回路と、このバイパス回路と誤り
訂正回路とのいずれか一方の回路を有効として選択する
選択回路とを備えていて、選択回路がバイパス回路を選
択しているときのデータ書込みの際には、誤り訂正符号
が書込まれる半導体メモリのエリアまでデータが書込め
る処理をし、かつ選択回路がバイパス回路を選択してい
るときのデータ読出しの際には、エリアまでデータが読
出せる処理をするものである。

［作用］ このように、半導体ファイルメモリ装置内に誤り訂正符
号を付加するかどうかを指定する選択回路を設けて、誤
り訂正回路を動作させるかデータをそのまま送受とする
かを制御することにより・、利用者がデータの読出し書
込みを好う際、誤り訂正を行うかどうかが指定できる。

さらに、誤り訂正を行わ°ない場合には、メモリの記憶
エリアを誤り訂正符号を記憶しているエリアまで拡大す
るように処理をすることで、誤り訂正処理の不要なデ−
夕について記憶エリアを拡大できる。

［実施例］ 以下、この発明の一実施例について図面を参照して詳細
に説明する。

第１図は、この発明を適用した半導体ファイルメモリ装
置のブロック図であり、第２図は、その誤り訂正回路を
中心としたブロック図である。

第１図において、２０は、メモリ２２とこれが着脱自在
に装着されるファイルメモリコントローラ２１とからな
るファイルメモリ装置である。ファイルメモリコントロ
ーラ２１は、メモリ２２に対してデータの書込み／読出
し側御をするコントローラとしてのマイクロプロセッサ
（ＭＰＵ）１を有していて、ＲＯＭ２に格納されている
制御プログラムに応じてＭＰＵＩによりメモリ２２（そ
の半導体メモリ８）に対するデータの古込み／読出し制
御を実行する。

３は、データ処理用のデータを記憶するＲＡＭであり、
ＲＯＭ２とＲＡＭ３とは、アドレスバス１０、データバ
ス１１．制御バス１２を介してＭＰＵＩと相互に接続さ
れている。また、データをＤＭＡ転送するためのコント
ローラとして、ＤＭＡコントローラ（ＤＭＡＣ）４が設
けられていて、これとＭＰＵＩ止がアドレスバス１０．
データバス１１．制御バス１２を介して同様に相互に接
続されている。そして、アドレスバスｌＯ，データバス
１１．制御バス１２には外部のホストコンピュータ等と
のインタフェースとなる通信部５が接続されていて、前
記のＤＭＡＣ４とかＭＰＵＩの制御を受けて、外部装置
との間でデータの授受が行われる。

ここで、メモリ２２は、半導体メモリ６とこれに一体化
されたそのバックアップ電源８ｂとからなり、半導体メ
モリ６は、揮発性のメモリであって、７は、メモリ２２
（その半導体メモリ６）を着脱可能に接続するためのイ
ンタフェース（１／Ｆ）である。また、データバス１１
とインタフェース７に接続されるデータバス８との間に
は、誤り訂正回路８ａとバイパス回路８ｂとが並列に挿
入されている。ここで、　７ａｖ　７ｂｔ　７ｃは、そ
れぞれインタフェース７と半導体メモリ６に対するアド
レスバス、データバス、制御バスである。

なお、半導体メモリ６には、その記憶内容を保持するた
めにバックアップ電源６ｂがら電力が供給されている。

誤り訂正回路８ａは、データ書込みの際には、データバ
ス１１．ｈのデータを受けて、このデータに誤り訂正符
号を付加してデータバス８に送り出し、インタフェース
７を介して半導体メモリ８に誤り訂正符号を付加したデ
ータを書込む。また、データ読出しの際には、半導体メ
モリ６から読出したデータに対して書込まれている誤り
訂正符号に基づき誤り訂正回路８において誤り訂正をし
てデータバス１１ヒにデータを送り出す。

一方、バイパス回路８ｂは、データバス１１とデータバ
ス８とを結合して、データを双方向にそのまま送受させ
る。

モード設定回路９は、これら誤り訂正回路８ａとバイパ
ス回路８ｂのいずれか−・方を有効とするように選択す
る回路であって、この発明の選択回路の具体例の１つで
ある。モード設定回路９は、ＭＰＵｔのアドレス空間に
配置されたＭＰＵ１からアクセスを受けるレジスタを有
していて、このレジスタに誤り訂正回路８ａを選択して
いるのか、バイパス回路８ｂを選択しているのかの状態
が記憶される。この状態は、レジスタにフラグがセット
されることで杼われ、このフラグは、ＭＰＵＩにより参
照され、それによりＭＰＵＩのデータ処理を通常の誤り
訂正符号発生モードとするか、誤り訂正符号なしのデー
タ処理モードとするかが決定される。

ＲＯＭ２には、モード設定回路９のフラグ情報に応じて
、通常の誤り訂正符号を発生させてデータの書込み／読
出しを行う制御プログラムのほかに、２ａとして示すよ
うに、誤り訂正符号を発生させないで半導体メモリ６に
データを書込み／読出す場合に、誤り訂正符号の記憶エ
リアに対してデータの−を込み／読出しを好う、員り訂
正符号なし占込み／読出し制御プログラムが記憶されて
いる。

一方、半導体メモリ６には、誤り訂正符号なしのモード
でデータが記憶された場合に、その状態を示す記憶エリ
ア６ａが設けられていて、ＭＰＵ１は、前記誤り訂正符
号なし書込み／読出し制御プログラム２ａが起動された
ときに、この処理プログラム２ａにより半導体メモリ６
に書込みが終了した時点で、制御バス１２．インタフェ
ース７を介して記憶エリア６ａに所定のフラグを記憶し
、立てる。

したがって、半導体メモリ６からデータを読出す場合に
は、まず、前記記憶エリア６ａが参照されて、これに誤
り訂正符号なしを示すフラグが記憶されているときには
、ＭＰＵＩは、誤り訂正符号なし書込み／読出し制御プ
ログラム２ａを起動して、データの読出し処理を実行す
る。

なお、誤り訂正符号の記録の仕方として、特別に誤り訂
正符号を記憶するメモリエリアが通常のデータ記憶エリ
アと独立に設けられている場合には、誤り訂正符号なし
書込み／読出し制御プログラム２ａを起動して、ＭＰＵ
Ｉは、通常のデータ記憶エリアが一杯になるまで通常の
データ書込み処理を実行する。そして、そのデータ記憶
エリアを越えた時点で、誤り訂正符号を記録するメモリ
エリアをアドレスするようにその制御を変更する。

一方、データの記憶アドレスと同じアドレスに誤り訂正
符号の記憶エリアが割り当てられている場合には、デー
タ記憶エリアを越えた時点で、データを記憶したアドレ
スが再び最初のアドレスに戻り、そこに記憶されたデー
タに新しい書込みデータが誤り訂正符号に対応する位置
に付加されるようなデータを形成してそのデータを書込
んで行く。この場合には、データ記憶に応じてアドレス
が順次インクリメントされてデータが順次次の誤り訂正
符号記憶エリアに記憶されて行（ことになる。また、デ
ータの読出しにおいては、誤り訂正符号記憶エリアのデ
ータ以外のところでは、記録したデータが読出されたと
き、誤り訂正符号部分のマスク処理がされてデータが読
出され、誤り訂正符号記憶エリアからデータが読出され
たときには、誤り訂正符号部分のデータの手前にあるデ
ータ部分がマスクされて順次データが読出されることに
なる。

このようなデータ処理は、１つのデータに対して誤り訂
正符号のデータの占める割合が大きくなるほど効果が大
きい。また、半導体メモリ６全体の記憶容量が大きくな
るほどその効果が大きい。

このようにモード切換ができるようになっている場合に
は、通常のデータでは、信頼性の向ヒを図るために、誤
り訂正符号を付加した状態で半導体メモリ６にデータと
誤り訂正符号とが記録されて行（。このようなときには
、半導体メモリ６の全メモリ空間中に誤り訂正符号の記
憶エリアが存在していて、そこに誤り訂正符号が記憶さ
れる。

一方、画像データとか音声データ等のように多少の誤り
がデータの中に存在していても問題なく、ある程度の誤
りが許容される場合には、半導体メモリ６のデータ記憶
空間を誤り訂正符号を含めた空間まで拡張してデータを
記憶し、処理することができる。その場合には、モード
設定回路９６（誤り訂正符号なしの処理の側に設定され
て、誤り訂正符号を付加しないデータの記録が行われる
。

第２図は、このようなモード設定回路９と誤り訂１Ｅ回
路８ａとの関係を示す具体例であって、スイッチにより
マニュアルにて設定する例である。

スイッチ部９１と誤り訂正符すなしか有りかを記憶する
レジスタとしてのフリップフロップ９２、そして誤り訂
正回路８ａの手前のデータバス１１に接続されたバイパ
ス回路８ｂとしてのデータバス切換え回路８１とで構成
されている。

ここで、フリップフロップ９２は、ＭＰＵＩに参照され
るように、データバス１１とアドレスバス１０とにそれ
ぞれ接続されていて、ＭＰＵＩによりアクセスされる。

モード設定回路９のスイッチ部９１は、外部らの“０Ｎ
１０ＦＦ”制御により、データバス切換え回路８１で、
データバスの切換えを打い、かつ前記誤り訂正回路８ａ
の動作の停市又は起動の制御を行う。また、この“０Ｎ
１０ＦＦ”の状態は、フリップフロップ９２の１犬態を
切換え、これが“ＯＮ”されたときには、“１”にセッ
トされ、ＯＦＦされたときには、“０”となる。

すなわち、スイッチ部９１のスイ、ソチが“ＯＮ”した
ときには、その出力側の端子が“０”となるために誤り
訂正回路８ａがその動作が停止され、データバス１１は
、バスが切換られてデータバス８に接続される。このと
き、フリップフロップ９２がセットされて“１”が記憶
される。一方、スイッチ部９１のスイッチが“ＯＦＦ”
しているときには、その出力側の端子が“１”となるた
めに誤り訂正回路８ａは起動されていて、データバス１
１は、バスが切換られて誤り訂正回路８ａへ接続されて
いるデータバス８Ｃに接続され、これを介して誤り訂正
回路８ａに接続される。このとき、フリップフロップ９
２がリセットされて“０”が記憶される。

このような回路により、データの読取り書込みの際に、
誤り訂正を行うかどうかが選択できる。

以」〕説明してきたが、実施例では、バイパス回路を選
択するか誤り訂正回路を選択するかを外部からスイッチ
により選択するが、これは、キーボード等からの信号を
受けてＭＰＵにより内部でレジスタ等を利用して設定す
るようにしてもよい。

また、ファイルメモリコントローラに対して着脱される
メモリは、電源でバックアップされている必要はな（、
例えばＥＥＰＲＯＭであってもよい。また、このメモリ
は、着脱される形態となっていなくてもよい。

［発明の効果］ 以−１二の説明から理解できるように、この発明にあっ
ては、半導体ファイルメモリ’Ａ置内に誤り訂正符号を
付加するかどうかを指定する選択回路を設けて、誤り訂
正回路を動作させるかデータをそのまま送受とするかを
制御することにより、利用者がデータの読出し書込みを
行う際、誤り訂正を行うかどうかが指定できる。さらに
、誤り訂正を行わない場合には、メモリの記憶エリアを
誤り訂正符号を記憶しているエリアまで拡大するように
処理をすることで、誤り訂正処理の不要なデータについ
て；１己憶エリアを拡大できる。

【図面の簡単な説明】

第１図は、この発明を適用した半導体ファイルメモリ装
置のブロック図であり、第２図は、その誤り訂正回路を
中心としたプロ・ツク図である。 ｌ・・・ＭＰＵ、２・・・ＲＯＭ１３・・・ＲＡＭ。 ４・・・ＤＭＡＣ，５・・・通信部、６・・パ１１導体
メモリ、６ａ・・・バックアップ電源、７・・・インタ
フェース、８ａ・・・誤り訂正回路、８妙・・・バイパ
ス回路、９・・・モード設定回路、１０・・・アドレス
バス、Ｉ　Ｌ　　８＠　　８Ｃ・・・データバス、１２
・・・制御バス、８１・・・データバス切換え回路、９
１・・・スイッチ部、９２・・・フリップフロップ。 特許出願人　日立マクセル株式会社 代理人　　　弁理ト　梶　山　拮　是

Claims (3)

【特許請求の範囲】
1. （１）半導体メモリと誤り訂正回路とを有し、データ書
   込みの際に書込みデータに誤り訂正符号を付加して前記
   半導体メモリに書込み、データ読出しの際に前記半導体
   メモリから読出したデータに対して前記誤り訂正符号に
   基づき前記誤り訂正回路においてデータの誤り訂正を行
   う半導体ファイルメモリ装置において、データ書込みの
   際に誤り訂正符号を発生せずに前記半導体メモリに書込
   みデータをそのまま書込み、データ読出しの際に前記半
   導体メモリから読出されたデータに対して誤り訂正せず
   にデータを送り出すバイパス回路と、このバイパス回路
   と前記誤り訂正回路とのいずれか一方の回路を有効とし
   て選択する選択回路とを備え、前記選択回路が前記バイ
   パス回路を選択しているときのデータ書込みの際には、
   誤り訂正符号が書込まれる前記半導体メモリのエリアま
   でデータが書込める処理をし、かつ前記選択回路が前記
   バイパス回路を選択しているときのデータ読出しの際に
   は、前記エリアまでデータが読出せる処理をすることを
   特徴とする半導体ファイルメモリ装置。
2. （２）半導体メモリは誤り訂正符号が書込まれるエリア
   にデータが書込める状態又は書込まれた状態にあるとき
   に、その旨を示す情報が所定の領域に記憶され、選択回
   路はバイパス回路が選択されていることを示す情報を記
   憶するレジスタを備えていて、プロセッサがこのレジス
   タの情報を参照して、この情報が前記バイパス回路を選
   択している状態を示しているときのデータ書込みの際に
   は、誤り訂正符号が書込まれる前記エリアまでデータを
   書込める処理をし、かつデータ読出しの際には、前記エ
   リアまでデータを読出せる処理をすることを特徴とする
   請求項１記載の半導体ファイルメモリ装置。
3. （３）半導体メモリはバックアップ電源を備えるメモリ
   であって、この半導体メモリ部分が前記バックアップ電
   源を含めて着脱自在であることを特徴とする請求項１又
   は請求項２記載の半導体ファイルメモリ装置。