JPS62277736A - Heat treatment method for compound semiconductor - Google Patents

Heat treatment method for compound semiconductor

Info

Publication number
JPS62277736A
JPS62277736A JP12009786A JP12009786A JPS62277736A JP S62277736 A JPS62277736 A JP S62277736A JP 12009786 A JP12009786 A JP 12009786A JP 12009786 A JP12009786 A JP 12009786A JP S62277736 A JPS62277736 A JP S62277736A
Authority
JP
Japan
Prior art keywords
heat treatment
film
compound semiconductor
insulating film
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP12009786A
Other languages
Japanese (ja)
Other versions
JPH077767B2 (en
Inventor
Kazuyoshi Asai
浅井 和義
Masahiro Hirayama
昌宏 平山
Susumu Maruyama
丸山 享
Yutaka Matsuoka
裕 松岡
Hirohiko Sugawara
裕彦 菅原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP61120097A priority Critical patent/JPH077767B2/en
Publication of JPS62277736A publication Critical patent/JPS62277736A/en
Publication of JPH077767B2 publication Critical patent/JPH077767B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PURPOSE:To prevent the permeation of a constituent element having high vapor pressure as a compound semiconductor, and to inhibit the dissociation of the element by thermally treating a metallic silicide film containing nitrogen as a heat treatment protective film. CONSTITUTION:An ion implantation layer 12 is formed selectively into a GaAs substrate 11. A metallic silicide film 13 is used as a protective film at the time of activation heat treatment after ion implantation, a material, such as tungsten silicide, molybdenum-silicide, tungsten-molybdenum-silicide, etc. is employed, and the film 13 is shaped through the so-called reactive sputtering method, etc. in which nitrogen gas is caused to flow into a sputtering atmosphere in order to contain nitrogen. The content of nitrogen is 1-50%. Film thickness is approximately 0.01-1mum. The surface of the metallic silicide film 13 may also be coated with an insulating film 14, such as SiO2, SiO3N4, etc. Ga is not detected in the metallic silicide film 13 after heat treatment, thus inhibiting dissociation from the GaAs substrate 11 of As.

Description

【発明の詳細な説明】 3、発明の詳細な説明 〔産業上の利用分野〕 本発明は、化合物半導体素子の製作工程で用いられる熱
処理保護膜を用いた熱処理方法に関する。
Detailed Description of the Invention 3. Detailed Description of the Invention [Field of Industrial Application] The present invention relates to a heat treatment method using a heat treatment protective film used in the manufacturing process of compound semiconductor devices.

〔従来の技術〕[Conventional technology]

GaAs、InP、GaP、InAs、InAtAsX
InGaAtAs等の化合物半導体の熱処理方法として
一般的々ものに、酸化シリコン(SiOz)膜、窒化シ
リコン(SisN4)膜等の絶縁膜をスパッタ法、化学
気相成長(CVD)法、プラズマ励起CVD法等によシ
化合物牛導体層表面に被層し、これを熱処理保護膜とし
て用いる方法がある。この方法で例えばGaAB  を
800℃、20分間程反熱も理した場合、熱処理保護膜
中にCaが検出される(例えばオージェ分析については
、アプライド・フイズイツクスφレターズ第44巻第5
号(1984年)527頁(M、 Kuzuhara 
and H,Kohzu’ SiOxNy cappe
d annealing for Si −1npla
nted GaAs ” 、  J、 Appl、 P
h)’s。
GaAs, InP, GaP, InAs, InAtAsX
Common heat treatment methods for compound semiconductors such as InGaAtAs include sputtering, chemical vapor deposition (CVD), plasma-enhanced CVD, and other methods for depositing insulating films such as silicon oxide (SiOz) and silicon nitride (SisN4) films. There is a method in which a Yoshi compound is coated on the surface of a conductor layer and used as a heat treatment protective film. If, for example, GaAB is heat-treated at 800°C for 20 minutes using this method, Ca will be detected in the heat-treated protective film.
No. (1984) 527 pages (M, Kuzuhara
and H, Kohzu' SiOxNy cappe
d annealing for Si-1npla
nted GaAs”, J, Appl, P
h)'s.

Lett、vol、44.no、5 (1984)52
7 )に記載されている)。
Lett, vol. 44. no, 5 (1984) 52
7)).

第8図に示すように、GaAa基板1 上に、絶縁膜と
してS is N4 #2および5ift膜3を形成し
、800℃、20分間の熱処理を行なった試料について
、2次イオン質量分析(5econdaryIon M
ass 5pectroscopy : SIMS )
の結果を第9図に示す。横軸のスパック時間は、膜表面
からの深さに対応する。絶li膜中には、基板に対して
約0.5%Cカウント数で10  )のGaが検出され
ている。一方、Asは検出限界(,10カウント〕以下
である。
As shown in FIG. 8, a sample in which S is N4 #2 and a 5ift film 3 were formed as an insulating film on a GaAa substrate 1 and heat-treated at 800°C for 20 minutes was subjected to secondary ion mass spectrometry (5 secondary ion mass spectrometry). M
ass 5pectroscopy: SIMS)
The results are shown in Figure 9. The spuck time on the horizontal axis corresponds to the depth from the film surface. In the ablated Li film, 10) of Ga was detected with a C count of approximately 0.5% relative to the substrate. On the other hand, As is below the detection limit (10 counts).

これに対し、熱処理保蝕膜を用いず、例えばGaAs、
InAa等に対してAs圧力を、またInPlGaP等
に対してP圧力を付刀口して行なう、いわゆるキャップ
レス・アニール法もある(例えばジャーナルΦオプ・ア
プライド・フイズイツクス第50巻(1979年)54
1頁(J 、 Kaaahara 、 M、 Arai
 and N、WataHabe ’ Capless
 Anneal of Ion Implanted 
GaAs1n  Controlled  Ar5en
ic  vapor’ 、  J。
On the other hand, without using a heat-treated antiseptic film, for example, GaAs,
There is also a so-called capless annealing method in which As pressure is applied to InAa, etc., and P pressure is applied to InPlGaP, etc. (for example, Journal Φ Op Applied Physics Vol. 50 (1979) 54
1 page (J, Kaaahara, M, Arai
and N, WataHabe' Capless
Anneal of Ion Implanted
GaAs1n Controlled Ar5en
ic vapor', J.

APPI 、Phys It vol −50(197
9) 541 )、アプライド鳴フィズイックス・レタ
ーズ第37巻第1号(1980年)64頁(G 、A、
 Antypas’ Prevention  of 
 Inp  5urface  decomposit
ion in 1iquid phase epita
xial growth’ 、 Appl、 Ph7a
、 Lett、vol。
APPI, Phys It vol-50 (197
9) 541), Applied Physics Letters Vol. 37, No. 1 (1980), p. 64 (G, A,
Antipas' Prevention of
Inp 5 surface decomposite
ion in 1quid phase epita
xial growth', Appl, Ph7a
, Lett, vol.

37、no、l (1980)64 )等に記載されて
いる)。
37, no. 1 (1980) 64) etc.).

このキャップレス・アニールの考え方は、熱処理時に、
熱分解して蒸気圧が高いAsやP等の元素に対し、当該
AsやP等の圧力を基板表面に付加することで熱平衡状
態とすることにある。
The concept of capless annealing is that during heat treatment,
The purpose of this method is to bring elements such as As and P, which are thermally decomposed and have a high vapor pressure, into a thermal equilibrium state by applying the pressure of the As, P, etc. to the surface of the substrate.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上述した両技術においては、例えばGaA@基板を例に
とった場合に、その構成元素であるAsとGa  の挙
動が相反しているように見える。すなわち、第1の技術
ではGaが基板から抜け、熱処理保履膜(絶縁膜〕中に
溜まるが、Asは絶縁膜中に検出されない。他方、第2
の従来技術では、AIが基板から解離しやすいとしてA
ll 圧力を付加しているが、Gaについては特に手段
を構していない。
In both of the above-mentioned technologies, when taking a GaA@substrate as an example, the behavior of its constituent elements As and Ga appears to be contradictory. That is, in the first technique, Ga escapes from the substrate and accumulates in the heat-treated retaining film (insulating film), but As is not detected in the insulating film.
In the conventional technology, AI is easily dissociated from the substrate.
Although pressure is applied, no particular measures are taken for Ga.

このことは、熱処理保P!1膜として通常用いられてい
る絶縁膜が、Asを透過させると考えることによって矛
盾なく説明できる。つ29、熱分解したAsが他F&膜
中を11通し、一方、GaとAsとがほぼ等置熱分解し
ているものとして、Asが抜けたと間借のGaは、蒸気
圧が低いため絶縁膜中に拡散し、残留析出してしまうの
である。
This means that heat treatment is protected! This can be explained without contradiction by considering that an insulating film, which is normally used as a single film, allows As to pass through. 29. Assuming that thermally decomposed As passes through the other F & films, and on the other hand, Ga and As are thermally decomposed almost equidistantly, when As escapes, Ga remains in the insulating film due to its low vapor pressure. This causes the particles to diffuse into the interior, resulting in residual precipitation.

ととろで、例えばイオン注入層の活性化のための熱処理
に上述したような絶縁膜を熱処理保腰膜として用いた場
合、化合物半導体、例えばGaAsが熱分解してしまう
と、注入層のキャリア濃度分布が異常に拡大し、濃度分
布形状の制御性を悪くしてしまう。したがって、このよ
うに熱処理した化合物半導体基板を用いて例えば電界効
果トランジスタを形成した場合、ピンチオフ電圧の増大
、相互コンダクタンスの劣化、しきい値電圧の標準偏差
の増大、また、ウェハ間での緒特性のばらつきを生じる
For example, when an insulating film such as the one described above is used as a heat-treated lumbar membrane for heat treatment to activate the ion-implanted layer, if the compound semiconductor, for example, GaAs, thermally decomposes, the carrier concentration distribution of the implanted layer will change. expands abnormally, making it difficult to control the shape of the concentration distribution. Therefore, if a field effect transistor is formed using a compound semiconductor substrate heat-treated in this way, for example, the pinch-off voltage will increase, the mutual conductance will deteriorate, the standard deviation of the threshold voltage will increase, and the characteristics between wafers will change. This results in variations in

他方、キャップレスアニール法では、All−?Pの蒸
気圧を厳密に制御することが難しく、かつ危険なアルシ
ン、ホスフィン等のガスを取扱わなければならない。
On the other hand, in the capless annealing method, All-? It is difficult to strictly control the vapor pressure of P, and dangerous gases such as arsine and phosphine must be handled.

〔問題点を解決するための手段〕[Means for solving problems]

本発明は、窒素を含有する金属ケイ化物膜を熱処理保i
Ji膜として、熱処理を行なうようにしたものである。
The present invention provides heat treatment for a metal silicide film containing nitrogen.
The Ji film is subjected to heat treatment.

〔作用〕[Effect]

窒素を含む金属ケイ化物膜は、熱処理時に化合物半導体
の蒸気圧の高い構成元素を透過させず、その解離を抑制
する。
The metal silicide film containing nitrogen does not allow the constituent elements with high vapor pressure of the compound semiconductor to pass through during heat treatment, and suppresses their dissociation.

〔実施例〕〔Example〕

(実施例1) 5I、l 因は本発明の一実施例を示す断面図である。 (Example 1) 5I, l is a sectional view showing an embodiment of the present invention.

同図において、11は化合物半導体基板としての半絶縁
性GaAs基板である。12はこのGaAs基板11中
に選択的に形成したイオン注入層で、例えば5t1Se
等のイオンを加速電圧10〜200kev1注入i10
 〜1015イオン/画  の条件で注入して形成した
ものである。13はイオン注入後の活性化熱処理の際の
保護膜として用いる、窒素を含有する金属ケイ化物膜で
、例えばタングステン・シリサイド、モリブデン・シリ
サイド、メンタル・シリサイド、ニオブ・シリサイドあ
るいはタングステン・モリブデン・シリサイド等の材料
を用いて形成したものである。今累を含有させるために
、このような金属ケイ化物膜は、例えば上述したような
金属ケイ化物をターゲットとするスパッタもしくは上記
金属とケイ素とを同時にターゲットとしたスパッタ(い
わゆるCo−5putter )を行なう際に、スノく
ツタ雰囲気中に窒素ガスを流入させる、いわゆる反応性
スパッタ法等により形成する。窒素の含有量は1〜50
%とする。また、膜厚は0.01〜1μm8反でよい。
In the figure, 11 is a semi-insulating GaAs substrate as a compound semiconductor substrate. 12 is an ion implantation layer selectively formed in this GaAs substrate 11, for example, 5t1Se.
etc. ions were implanted at an acceleration voltage of 10 to 200 kev1 i10
It was formed by implantation under conditions of ~1015 ions/image. 13 is a nitrogen-containing metal silicide film used as a protective film during activation heat treatment after ion implantation, such as tungsten silicide, molybdenum silicide, mental silicide, niobium silicide, or tungsten molybdenum silicide. It was formed using the following materials. In order to contain Co-5, such a metal silicide film can be formed by, for example, sputtering using a metal silicide as a target as described above, or sputtering using a simultaneous target of the metal and silicon (so-called Co-5 putter). At this time, it is formed by a so-called reactive sputtering method or the like in which nitrogen gas is introduced into a snow ivy atmosphere. Nitrogen content is 1-50
%. Further, the film thickness may be 0.01 to 1 μm8.

この状態でイオン注入層の活性化熱処理を行なってもよ
いが、熱処理雰囲気によっては、雰囲気ガスと窒素を宮
石する金属ケイ化物局とが反応することから、これを防
ぐために、図示のように金属ケイ化物膜13の表面上に
、さらに5iOz、Si、N4等の絶縁膜14を被層し
てもよい。筐た、GaAs基板11の裏面にも、図示の
ように窒素を含有する金属ケイ化物膜13および絶縁膜
14を被着;−でもよい。
Activation heat treatment of the ion-implanted layer may be performed in this state, but depending on the heat treatment atmosphere, the atmospheric gas may react with the metal silicide that acts as nitrogen. The surface of the silicide film 13 may be further coated with an insulating film 14 of 5iOz, Si, N4, or the like. A nitrogen-containing metal silicide film 13 and an insulating film 14 may also be deposited on the back surface of the GaAs substrate 11 as shown in the figure.

この状態で、例えば750〜1000℃の温五で1秒々
いし1時間程度の熱処理を行ない、イオン注入層12を
活性化する。
In this state, heat treatment is performed at a temperature of, for example, 750 to 1000° C. for about 1 second to 1 hour to activate the ion implantation layer 12.

金Iてケイ化物膜13として窒素を官有するタングステ
ン・シリサイド(WSjN)を用い、窒素雰囲気中で8
00℃、20分間の熱処理を行なった場合について、熱
処理前後のSIMS 分析の結果を第2図に示す。同図
(a)が熱処理前、同図(b)が熱処理後の分析結果で
ある。
Tungsten silicide (WSjN) containing nitrogen was used as the gold silicide film 13, and 8
FIG. 2 shows the results of SIMS analysis before and after heat treatment when heat treatment was performed at 00°C for 20 minutes. The figure (a) shows the analysis results before heat treatment, and the figure (b) shows the analysis results after heat treatment.

同図から、熱処理の前後で、Ga、As、W%5i2N
  の各レベルの変化は認められない。つ菫り、絶縁膜
を熱処理保護膜として用いた第9図の場合と異なシ、熱
処理後においても、金属ケイ化物膜13中にCa は検
出されない。すなわち、Gaの保護膜中への拡散がAs
の抜けに起因するものとすれば、AsのGaAs基板1
1からの解離が抑制されている。この説明が正しいこと
は、実施例2に関して詳述する。
From the same figure, before and after heat treatment, Ga, As, W%5i2N
No change in each level is observed. In addition, unlike the case of FIG. 9 in which an insulating film is used as a heat treatment protective film, no Ca is detected in the metal silicide film 13 even after heat treatment. In other words, the diffusion of Ga into the protective film is
If this is due to the omission of As, the GaAs substrate 1 of As
Dissociation from 1 is suppressed. The fact that this explanation is correct will be explained in detail with regard to Example 2.

第3図は、イオン注入層12の熱処理後におけるキャリ
ア濃度の深さ方向分布を示す。同図中(イ)が本実施例
の場合を示し、(ロ)は、絶縁膜(Si3N4)を熱処
理保護膜として用いた場合を示す。イオン注入条件およ
び熱処理条件等はすべて同じである。
FIG. 3 shows the carrier concentration distribution in the depth direction after the ion-implanted layer 12 is heat-treated. In the figure, (a) shows the case of this embodiment, and (b) shows the case where an insulating film (Si3N4) is used as a heat treatment protective film. Ion implantation conditions, heat treatment conditions, etc. are all the same.

両者を比較して、明らかに本実施例の方が、キャリアa
度分布曲線が急峻・高濃度で、テールを引かない・、つ
まり注入イオンの拡散が少なく、活性化率が高いという
特徴を示している。これは、GaやA8の熱解離を抑制
したためである。
Comparing the two, it is clear that this example has a better carrier a.
The density distribution curve is steep, the concentration is high, and there is no tail, which means that the implanted ions have little diffusion and a high activation rate. This is because thermal dissociation of Ga and A8 was suppressed.

(実施例2つ 第4図は、本発明の第2の実施例を示す断面図である。(Two examples FIG. 4 is a sectional view showing a second embodiment of the invention.

本実施例ば、半1絶像性GaAs基板11と窒素を含む
金属ケイ化物膜13との間に、5iOz、Si3N4等
の絶縁膜15を挾み、この絶5線膜15および金属ケイ
化物膜13の2層膜を、熱処理保護膜として用いた例で
ある。
In this embodiment, for example, an insulating film 15 of 5iOz, Si3N4, etc. is sandwiched between a semi-converting GaAs substrate 11 and a metal silicide film 13 containing nitrogen, and the insulating film 15 of 5iOz, Si3N4, etc. This is an example in which the two-layer film No. 13 was used as a heat treatment protective film.

絶縁膜15として、プラズマ励起気相成長(P−CVD
)法によ)形成したS is N4 m (300A)
および5i02膜(1200A)の2層膜(SixN+
膜がGaAs基板11シ11 )を用い、金属ケイ化物
膜13としてWS t N  を用い、800℃、20
分間の熱処理を行なった場合について、熱処理後のSI
MS分析結果を第5図に示す。
The insulating film 15 is formed by plasma-enhanced chemical vapor deposition (P-CVD).
) formed by S is N4 m (300A)
and 5i02 film (1200A) two-layer film (SixN+
A GaAs substrate 11 ) was used as the film, WS t N was used as the metal silicide film 13 , and the film was heated at 800°C at 20°C.
SI after heat treatment for the case of heat treatment for 1 minute
The MS analysis results are shown in FIG.

同図において、金属ケイ化物膜13と絶縁膜15との界
面にAs のピーク(同図中にAで示したつが存在して
お9、これによシ、WSiNはAs に対してほぼ完全
なストッパーとなっていること、さらには、AsはS 
i02.513N4等の絶、縁膜を透過してし1うか、
もしくは当該絶縁膜中での拡散係数が非常に大きいこと
が証明された。
In the same figure, there is an As peak (indicated by A in the figure) at the interface between the metal silicide film 13 and the insulating film 15. It is a stopper, and furthermore, As is S.
Is it possible to pass through an insulation film such as i02.513N4?
Alternatively, it has been proven that the diffusion coefficient in the insulating film is extremely large.

次いで、同図中てGa  の1絶家膜15中のでレベル
をみると、第9図の場合に比較して約1/ 10以下と
なっている。これは、G a A S基板11からの屏
離量か抑制されたためである。つ19、絶縁膜だけを熱
処理保護膜とした場合(第9図の場合)、GaとAs 
とが同量ずつ解離していくものとすると、本実施例に比
較してAsはlO倍以上胎碌膜を透過してしまい、Ca
の膜中検出量も10倍増加してしまうと解釈される。換
言すれば、本実施例の5t(h または5tsN<等の
絶縁膜およびWSiN の2層構造からなる熱処理保護
膜4膜は、上記絶縁膜のみに比較して10倍以上、As
およびGaを通さないといえる。したがって、実施例1
とほぼ同程度のキャリアa度分布が得られる。
Next, when looking at the level of Ga in the 1st film 15 in the same figure, it is about 1/10 or less compared to the case of FIG. 9. This is because the amount of separation from the GaAS substrate 11 was suppressed. 19. When only the insulating film is used as a heat-treated protective film (in the case of Fig. 9), Ga and As
Assuming that the same amounts of As and Ca are dissociated, As is permeated through the embryonic membrane 10 times more than in this example, and Ca
It is interpreted that the amount detected in the membrane will also increase by 10 times. In other words, the four heat-treated protective films consisting of an insulating film of 5t(h or 5tsN<, etc.) and a two-layer structure of WSiN in this example have an As
It can be said that it does not pass through Ga. Therefore, Example 1
A carrier a-degree distribution that is approximately the same as that obtained is obtained.

(実施例3) 第6図は、本発明の@3の実施例を示す断面図である。(Example 3) FIG. 6 is a sectional view showing the @3 embodiment of the present invention.

本実施例では、午絶縁性GaAS基板11の表面上に絶
縁膜16を介して窒素を富有する金属ケイ化物膜13を
被着している。ここで、絶縁膜16は、SiO2,5i
xN4等からなるが、それらの膜を形成した後のイオン
注入によυ、あるいはスパッタもしくはCVD等によシ
それらの膜を形成する際に、GaAg  を構成する元
素のうち蒸気圧の高いAsをドーピングしである。その
As濃度は、1015〜1010l9/cW13程夏で
よい。
In this embodiment, a nitrogen-rich metal silicide film 13 is deposited on the surface of an insulating GaAS substrate 11 with an insulating film 16 interposed therebetween. Here, the insulating film 16 is made of SiO2,5i
xN4, etc., but when forming these films by ion implantation, sputtering, CVD, etc. after forming these films, As, which has a high vapor pressure among the elements constituting GaAg, is used. It's doping. The As concentration may be about 1015 to 1010 l9/cW13 in summer.

このドーピングした絶縁膜16と窒素を含有する金属ケ
イ化物膜13との2層膜を熱処理保護膜としてイオン注
入層12の活性化熱処理を行なった場合、絶縁膜16の
表面を覆った金属ケイ化物M13が、As元素を透過さ
せないことから、絶縁膜16に混入しているAsが絶縁
膜16から雰囲気中に抜けることがないため、GaAs
基板11に対し1、A3圧力を付加したのと類似の効果
が生じる。したがって、熱処理後のキャリア濃度分布と
して、第3図に示したものとほぼ同様の結果が得られる
When the activation heat treatment of the ion implantation layer 12 is performed using the two-layer film of the doped insulating film 16 and the nitrogen-containing metal silicide film 13 as a heat treatment protective film, the metal silicide film 13 covering the surface of the insulating film 16 is Since M13 does not transmit the As element, As mixed in the insulating film 16 does not escape from the insulating film 16 into the atmosphere.
An effect similar to that of applying 1.A3 pressure to the substrate 11 is produced. Therefore, the carrier concentration distribution after heat treatment is almost the same as that shown in FIG. 3.

なお、絶縁膜16に、As以外にGaAs に対しn形
あるいはp形となる不純物、例えば5i1Se jたは
Zn、Cd@を混入させて3けば、基板元素のAs f
熱解際させることなく、理想的な拡散が行なえる。
Note that if the insulating film 16 is mixed with an impurity other than As that becomes n-type or p-type with respect to GaAs, such as 5i1Sej, Zn, or Cd@, the substrate element As f
Ideal diffusion can be performed without thermal decomposition.

もちろん、例えばInP  あるいはGaP等の基板に
対しては、Pをドーピングした絶縁膜を介してi素を富
有する金属ケイ1ヒ物瞑を形成し、これらを熱処理保護
膜として用いることによシ、上述したと同様の効畏を得
ることができる。
Of course, for a substrate such as InP or GaP, it is possible to form an i-rich metal silicon layer through a P-doped insulating film and use this as a heat treatment protective film. The same effects as described above can be obtained.

以上、実施例1,2.3について説明した通シ、本発明
は、従来の技術に比較して化合物干導体の解離を抑制す
る効果が大きく、イオン注入層12の活性化熱処理にお
いては、キャリア濃度分布曲線が急峻・高譲匿でA1つ
均−注の良い特性が再現性良く得られる。
As described above for Examples 1 and 2.3, the present invention has a greater effect of suppressing the dissociation of compound conductors than conventional techniques, and in the activation heat treatment of the ion-implanted layer 12, carrier The concentration distribution curve is steep and highly concentrated, and good characteristics of A1 uniformity can be obtained with good reproducibility.

(実施例4) 第7図は、本発明の第4の実施例を示す断面図である。(Example 4) FIG. 7 is a sectional view showing a fourth embodiment of the present invention.

本実施例は、InP基板を用いたPINフォトダイオー
ドの製作におtブる拡散熱処理に適用した例である。同
図において、n−1nP基板17上に 11−111 
Pバッファ層18、n−−InGaAs層19、n −
I nGaAs P H20を1@次エピタキシャル成
長させた後、この基板表面上に、5i02または Si
、N、からなる絶縁膜21Aおよび音素を含Mする金属
ケイ化物膜21B を、スタッタ法もしくはCVO法等
により順次積層する。次いで、CF4等のフレオン系ガ
スを用いたプラズマエツチングまたは反応性イオンエツ
チング等により、上記絶f&膜21A および金属ケイ
化物!21Bの2層膜を選択的に開口して拡散マスク2
1を形成する。
This example is an example in which diffusion heat treatment is applied to the production of a PIN photodiode using an InP substrate. In the same figure, on the n-1nP substrate 17 there are 11-111
P buffer layer 18, n--InGaAs layer 19, n-
After primary epitaxial growth of InGaAs PH20, 5i02 or Si
, N, and a metal silicide film 21B containing M containing phonemes are sequentially laminated by a stutter method, a CVO method, or the like. Next, by plasma etching or reactive ion etching using Freon gas such as CF4, the above-mentioned film 21A and metal silicide! Selectively open the two-layer film 21B and use the diffusion mask 2.
form 1.

この拡散マスク21を用いて、例えばZn等のP形とな
る元素を、n−−1nGaAs層19に到達するまで拡
散させる熱処理を行なう。温反は500〜900℃、時
間は10〜100分間程度である。とのとき、P+拡散
層22と、n  InGaAap)と20との境界にひ
いて、A11やPの基板からの解離が、拡散マスク21
によシ抑制されるため、p−n接合におけるリーク1f
fi(PIN フォトダイオードの%性としては暗電流
〕カニ太幅に減少する。
Using this diffusion mask 21, a heat treatment is performed to diffuse a P-type element, such as Zn, until it reaches the n--1nGaAs layer 19. The heating temperature is 500 to 900°C and the time is about 10 to 100 minutes. When , the dissociation of A11 and P from the substrate occurs at the boundary between the P + diffusion layer 22 and the n InGaAap) and the diffusion mask 21 .
Since the leakage 1f at the p-n junction is suppressed by
fi (dark current as a percentage of PIN photodiode) decreases sharply.

なお、拡散マスク21を構成する絶&I]621人に対
し、A3およびPの2種類の元素を予めイオン注入等に
より1010〜1015イオン/cIn2程度注入して
おくと、実施例3において説明したと同様の理由によシ
、よシ効果的である。
As explained in Example 3, two types of elements, A3 and P, are implanted in advance at approximately 1010 to 1015 ions/cIn2 into 621 people forming the diffusion mask 21 by ion implantation. It is also very effective for the same reason.

以上、化合物干導体基板内のイオン注入層の活性化およ
び選択的不純物拡散を伴う熱処理を例に説明したが、本
発明はその他にも、例えば選択的エピタキシャル成長を
伴う熱処理、選択的酸化もしくは窒化を伴う熱処理等に
適用しても、同様の効果を得ることがで′きる。つ1す
、窒素を含有する金属ケイ化物民を冨む黒毛理保aう膜
をマスクと1.7て上記熱処理を行なった場合、マスク
された部分の化合物半導体基板から構成元素が解離し当
該基板が変質するのを防ぐことができる。
The above description has been made using heat treatment that involves activation of an ion-implanted layer in a compound dry conductor substrate and selective impurity diffusion, but the present invention is also applicable to heat treatment that involves selective epitaxial growth, selective oxidation, or nitridation. Similar effects can be obtained by applying heat treatment, etc. First, when the above heat treatment is performed using a Nitrogen-containing metal silicide-rich film as a mask, the constituent elements dissociate from the compound semiconductor substrate in the masked area. can be prevented from deteriorating.

なお、化合物半導体が基板そのものを構成する場合につ
いて説明)−たが、本発明はこれに限定されるものでは
なく、例えばSi、5iOz等の異種の材料〃為らなる
基板上Vこ、エピタキシャル成長させた化合物半導体層
に関して適用しても、同様の@朱を得ることができる。
Note that the case where the compound semiconductor constitutes the substrate itself is explained above, but the present invention is not limited thereto. For example, the present invention is not limited to this. Even when applied to a compound semiconductor layer, similar @red can be obtained.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、本発明によれは、熱処理保護膜と
して窒素を含有する金属ケイ化物膜を用いることにより
、当該金属ケイ化物膜で覆われた化合物半導体屑かも構
成元素が解離し当該化合物半導体層が変質するのを防ぐ
ことができ、この化合物半導体層を含む基板を用いて形
成される半導体素子の特性およびその製造歩留りを向上
させることができる。しかも、キャップレス−アニール
法におけるように、アルシンやホスフィンといった危険
なガスを取扱う必要もない。
As explained above, according to the present invention, by using a metal silicide film containing nitrogen as a heat treatment protective film, the constituent elements of the compound semiconductor scraps covered with the metal silicide film are dissociated and the compound semiconductor Deterioration of the layer can be prevented, and the characteristics and manufacturing yield of a semiconductor element formed using a substrate including this compound semiconductor layer can be improved. Moreover, there is no need to handle dangerous gases such as arsine or phosphine, unlike in the capless annealing method.

特に、本発明を電界効果トランジスタ(FET)のソー
ス・ドレイン領域やチャネル領域を構成するイオン注入
層の活性化のだめの熱処理に適用した場合には、しきい
!電圧や相互コンダクタンスの均−性等が向上し、集積
化した場合、各FETの特性が均一であるため回路動作
余裕を大きくとる必要がなく、高速動作が実現できる。
In particular, when the present invention is applied to heat treatment for activating ion-implanted layers constituting the source/drain regions and channel regions of field effect transistors (FETs), threshold! The uniformity of voltage and mutual conductance is improved, and when integrated, the characteristics of each FET are uniform, so there is no need to provide a large margin for circuit operation, and high-speed operation can be realized.

また、熱処理保護膜として用いる金属ケイ化物膜は、低
抵抗であるため、ゲート!極として利用することができ
る。
In addition, the metal silicide film used as a heat treatment protective film has low resistance, so gate! Can be used as a pole.

また、PINフォトダイオード、APD (Avala
nche Photo Diode ) 等を製造する
だめの拡散工程、あるいはレーザダイオードの埋め込み
層を形成するための成長工程で、本発明による窒素を含
有する金属ケイ化物膜を含む黒毛8!保獲膜をマスクと
して用いた熱処理を行なうことによシ、それらの光素子
のリーク電流の減少ならびに高感度化および高速化が達
成できる。
In addition, PIN photodiode, APD (Avala
In the diffusion process for manufacturing photodiodes, etc., or in the growth process for forming a buried layer of a laser diode, the black hair 8! By performing heat treatment using the retention film as a mask, it is possible to reduce leakage current and increase sensitivity and speed of these optical devices.

さらに多層のへテロ格造エピタキシャル層にズ・ゴして
1オン注入し、これを活性化熱処理する場合、例えば、
2次元電子ガスを用いたFETのソース・ドレイン領域
を形成するだめのイえン注入による高へ度層彬成工5程
では、5i02やSi3N4膜を用いたときより隔饋匹
化が達成でれ、ソース直列抵抗が低減し冒速化が図z″
Lる。鷲た、証子井戸(Stngle Quantvr
n WQll 、 fJplti QuantumWe
ll)’&用いたレーザダ・丁オードや受光素子におけ
る、76洗層分離のだめの絶縁化イオン注入lたはp−
n接合分離のだめのイオン注入等の後に行なう熱処理工
程に適用した場合には、イオン注入層プ・Jファイルの
油制御性が向上する。卯えて、イオン注入層以外の領域
においても、多層のヘラ0構造エビタキ/ヤル層の熱解
filに起因する相互拡散が抑it?’lされるため、
Fit島性が向止し、性能・信頼性の向上が図れる。
Furthermore, when one ion is implanted into a multi-layered heterostructure epitaxial layer and this is heat-treated for activation, for example,
In step 5 of the high-density layer formation process using 2D electron gas to form the source and drain regions of the FET by injecting yen, more isolation can be achieved than when using 5i02 or Si3N4 films. This reduces the source series resistance and increases speed.
L. Washita, Seiko Ido (Stngle Quantvr)
n WQll, fJplti QuantumWe
ll)'& Insulating ion implantation l or p- for the laser diode and photodetector used for 76 washing layer separation.
When applied to a heat treatment process performed after ion implantation for n-junction separation, etc., the oil controllability of the ion implanted layer P/J file is improved. In addition, even in regions other than the ion-implanted layer, interdiffusion caused by thermal decomposition of the multi-layered Hera 0 structure Ebitaki/Yal layer is suppressed. 'l to be
Fit island characteristics are suppressed, and performance and reliability can be improved.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の第1の実施例を示す断面図、第2図は
その場合の熱処理前後におけるSIMS分析結果を示す
図、第3図は同じくキャリア濃度分布を従来例と比較し
て示した図、第4図は本発明の第2の実施例を示す断面
図、第5図はその場合の懲処理後におけるSIMS分析
結果を示す図、第6図および第7図はそれぞれ本発明の
第3および第4の実施例を示す断面図、第8図および第
9図は従来例を示す断面図およびその点処理後におσる
SIMS分析結果を示す図である。 11・−φ・半絶縁性GaAs基板、12・・・・イオ
ン注入層、13.21B  ・・・・窒素を含有する金
属ケイ化物層、15,16.21A  ・・・・絶縁膜
、17・・・・ n−1nP基板、 18・O・・ n
−InPバッファ層、19@・・・n−−InGaAs
層、20・・・・n−■nGaA8P層。
Figure 1 is a cross-sectional view showing the first embodiment of the present invention, Figure 2 is a diagram showing the SIMS analysis results before and after heat treatment in that case, and Figure 3 is a diagram showing the carrier concentration distribution in comparison with the conventional example. FIG. 4 is a cross-sectional view showing the second embodiment of the present invention, FIG. 5 is a diagram showing the SIMS analysis results after punishment in that case, and FIGS. 8 and 9 are cross-sectional views showing the third and fourth embodiments, and FIGS. 8 and 9 are cross-sectional views showing the conventional example, and diagrams showing the results of SIMS analysis after point processing. 11.-φ.Semi-insulating GaAs substrate, 12..Ion implantation layer, 13.21B..Metal silicide layer containing nitrogen, 15,16.21A..Insulating film, 17. ... n-1nP substrate, 18・O... n
-InP buffer layer, 19@...n--InGaAs
layer, 20...n-■nGaA8P layer.

Claims (3)

【特許請求の範囲】[Claims] (1)少なくとも1種の化合物半導体層を含む基板の上
記化合物半導体層の少なくとも一部の領域上に、直接ま
たは絶縁膜を介して、少なくとも窒素を含有する金属ケ
イ化合物を被着した状態で、熱処理を行なうことを特徴
とする化合物半導体の熱処理方法。
(1) A metal silicic compound containing at least nitrogen is deposited directly or via an insulating film on at least a partial region of the compound semiconductor layer of the substrate including at least one compound semiconductor layer, A method for heat treatment of a compound semiconductor, characterized by performing heat treatment.
(2)絶縁膜として、化合物半導体層を構成する元素の
うち少なくとも蒸気圧の高い方の元素を含有する絶縁膜
を用いることを特徴とする特許請求の範囲第1項記載の
化合物半導体の熱処理方法。
(2) A method for heat treatment of a compound semiconductor according to claim 1, characterized in that an insulating film containing at least an element having a higher vapor pressure among the elements constituting the compound semiconductor layer is used as the insulating film. .
(3)熱処理が、化合物半導体層内のイオン注入層の活
性化を伴う熱処理、化合物半導体層に対する選択的不純
物拡散を伴う熱処理、選択的エピタキシャル成長を伴う
熱処理または選択的酸化もしくは選択的窒化を伴う熱処
理であることを特徴とする特許請求の範囲第1項記載の
化合物半導体の熱処理方法。
(3) The heat treatment is heat treatment accompanied by activation of an ion implantation layer in the compound semiconductor layer, heat treatment accompanied by selective impurity diffusion into the compound semiconductor layer, heat treatment accompanied by selective epitaxial growth, or heat treatment accompanied by selective oxidation or selective nitridation. A method for heat treatment of a compound semiconductor according to claim 1, characterized in that:
JP61120097A 1986-05-27 1986-05-27 Heat treatment method for compound semiconductor Expired - Lifetime JPH077767B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61120097A JPH077767B2 (en) 1986-05-27 1986-05-27 Heat treatment method for compound semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61120097A JPH077767B2 (en) 1986-05-27 1986-05-27 Heat treatment method for compound semiconductor

Publications (2)

Publication Number Publication Date
JPS62277736A true JPS62277736A (en) 1987-12-02
JPH077767B2 JPH077767B2 (en) 1995-01-30

Family

ID=14777836

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61120097A Expired - Lifetime JPH077767B2 (en) 1986-05-27 1986-05-27 Heat treatment method for compound semiconductor

Country Status (1)

Country Link
JP (1) JPH077767B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04233719A (en) * 1990-08-06 1992-08-21 American Teleph & Telegr Co <Att> Manufacture of semiconductor integrated circuit
JPH08148507A (en) * 1994-11-15 1996-06-07 Korea Electron Telecommun Manufacture of self-aligned t-gate gallium arsenide metal semiconductor field-effect transistor

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
APPLIEDPHYSICSLETTERS=1977 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04233719A (en) * 1990-08-06 1992-08-21 American Teleph & Telegr Co <Att> Manufacture of semiconductor integrated circuit
JPH0775221B2 (en) * 1990-08-06 1995-08-09 エイ・ティ・アンド・ティ・コーポレーション Method for manufacturing semiconductor integrated circuit
JPH08148507A (en) * 1994-11-15 1996-06-07 Korea Electron Telecommun Manufacture of self-aligned t-gate gallium arsenide metal semiconductor field-effect transistor

Also Published As

Publication number Publication date
JPH077767B2 (en) 1995-01-30

Similar Documents

Publication Publication Date Title
EP0584230B1 (en) Oxides and nitrides of metastabile group iv alloys and nitrides of group iv elements and semiconductor devices formed thereof
EP0205613B1 (en) A process for forming nitrided silicon dioxide layers for semiconductor integrated circuits
US4593301A (en) High electron mobility semiconductor device employing selectively doped heterojunction and dual, undoped spacer layers
JPS6393144A (en) Transistor construction of epitaxial system layers and manufacture of the same
US20040207029A1 (en) Junction field effect metal oxide compound semiconductor integrated transistor devices
JPH11297712A (en) Formation method for compound film and manufacture of semiconductor element
US5296387A (en) Method of providing lower contact resistance in MOS transistor structures
US5296386A (en) Method of providing lower contact resistance in MOS transistor structures
JPS62277736A (en) Heat treatment method for compound semiconductor
JPH02228042A (en) Manufacture of thin film semiconductor device
JPS6052580B2 (en) Manufacturing method for surface protective film in semiconductor devices
JPS62209865A (en) Manufacture of semiconductor device
JP2691572B2 (en) Method for manufacturing compound semiconductor device
JP2691571B2 (en) Method for manufacturing compound semiconductor device
JPH07169709A (en) Manufacture of semiconductor device
JPS61292964A (en) Manufacture of semiconductor device
Kish et al. Si incorporation in laser‐melted Al x Ga1− x As‐GaAs quantum well heterostructures from a dielectric source
JP3168310B2 (en) Method for manufacturing semiconductor device
JPS6157714B2 (en)
JPS6154619A (en) Forming process of gallium arsenide p type conductive layer
JPS61123133A (en) Formation of semiconductor device and electrode
JPH076974A (en) Manufacture of compound semiconductor device
JPH0352238A (en) Manufacture of compound semiconductor device
JPS58103123A (en) Manufacture of compound semiconductor device
JPH0922998A (en) Semiconductor device and manufacture thereof