JPH02228042A - Manufacture of thin film semiconductor device - Google Patents
Manufacture of thin film semiconductor deviceInfo
- Publication number
- JPH02228042A JPH02228042A JP8948118A JP4811889A JPH02228042A JP H02228042 A JPH02228042 A JP H02228042A JP 8948118 A JP8948118 A JP 8948118A JP 4811889 A JP4811889 A JP 4811889A JP H02228042 A JPH02228042 A JP H02228042A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film
- hydrogen
- silicon thin
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 67
- 239000004065 semiconductor Substances 0.000 title description 9
- 238000004519 manufacturing process Methods 0.000 title description 5
- 239000010408 film Substances 0.000 claims abstract description 70
- 239000001257 hydrogen Substances 0.000 claims abstract description 38
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 38
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 24
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims abstract description 17
- 238000000151 deposition Methods 0.000 claims abstract description 6
- 238000009832 plasma treatment Methods 0.000 abstract description 13
- 239000011229 interlayer Substances 0.000 abstract description 8
- 239000013078 crystal Substances 0.000 abstract description 7
- 230000000694 effects Effects 0.000 abstract description 6
- 229910052593 corundum Inorganic materials 0.000 abstract description 5
- 238000009413 insulation Methods 0.000 abstract description 5
- 229910001845 yogo sapphire Inorganic materials 0.000 abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052710 silicon Inorganic materials 0.000 abstract description 4
- 239000010703 silicon Substances 0.000 abstract description 4
- 238000000206 photolithography Methods 0.000 abstract description 3
- YZCKVEUIGOORGS-IGMARMGPSA-N Protium Chemical compound [1H] YZCKVEUIGOORGS-IGMARMGPSA-N 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 52
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 17
- 230000003647 oxidation Effects 0.000 description 10
- 238000007254 oxidation reaction Methods 0.000 description 10
- 235000012239 silicon dioxide Nutrition 0.000 description 10
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 229910052681 coesite Inorganic materials 0.000 description 6
- 229910052906 cristobalite Inorganic materials 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- 229910052682 stishovite Inorganic materials 0.000 description 6
- 229910052905 tridymite Inorganic materials 0.000 description 6
- 239000007789 gas Substances 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 239000007772 electrode material Substances 0.000 description 4
- 239000010410 layer Substances 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 4
- 239000010453 quartz Substances 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 150000002431 hydrogen Chemical class 0.000 description 3
- 238000005984 hydrogenation reaction Methods 0.000 description 3
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- VSCWAEJMTAWNJL-UHFFFAOYSA-K aluminium trichloride Chemical compound Cl[Al](Cl)Cl VSCWAEJMTAWNJL-UHFFFAOYSA-K 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 229910001873 dinitrogen Inorganic materials 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- -1 hydrogen ions Chemical class 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 238000003949 trap density measurement Methods 0.000 description 2
- 238000009279 wet oxidation reaction Methods 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000002894 organic compounds Chemical class 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000005554 pickling Methods 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- MCULRUJILOGHCJ-UHFFFAOYSA-N triisobutylaluminium Chemical compound CC(C)C[Al](CC(C)C)CC(C)C MCULRUJILOGHCJ-UHFFFAOYSA-N 0.000 description 1
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
Landscapes
- Thin Film Transistor (AREA)
Abstract
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、絶縁性透明基板等のような非晶質絶縁基板あ
るいは絶縁膜上に形成される多結晶半導体薄膜を用いて
作成される薄膜トランジスタ等のような薄膜半導体装置
の製造方法に関する。Detailed Description of the Invention [Industrial Application Field] The present invention relates to a thin film transistor manufactured using a polycrystalline semiconductor thin film formed on an amorphous insulating substrate such as an insulating transparent substrate or an insulating film. The present invention relates to a method of manufacturing a thin film semiconductor device such as the above.
［従来の技術］
非晶質シリコン薄膜あるいは多結晶シリコン薄膜等のよ
うな非単結晶半導体薄膜には、ダングリングボンドが多
数存在する。たとえば、多結晶シリコン薄膜に関しては
、結晶粒界に存在するダングリングボンド等の欠陥が、
キャリアに対するトラップ準位となりキャリアの伝導に
対して障壁として働＜、 （Ｊ、 Ｙ、 Ｗ、
５ｅｔｏ、 Ｊ、 Ａｐｐｌ、Ｐｈｙｓ、、４６
．ｐ５２４７ （１９７５））、従って、多結晶シリコ
ン薄膜トランジスタの性能を向上させる為には、前記欠
陥を但減させる必要がある。 （Ｊ、Ａｐｐｌ、Ｐｈｙ
ｓ、、５３ （２）、Ｐ１１９３（１９Ｂ２））、
この目的の為に水素による前記欠陥の終端化が行われて
おり、その主な方法として、水素プラズマ処理法、水素
イオン注入法、あるいはプラズマ窒化膜からの水素の拡
散法等が知られている。水素イオン注入法においては、
イオン注入装置と言う高価な装置を必要とする欠点を有
しており、プラズマ窒化膜からの水素の拡散法において
は、必要としない窒化膜が成膜されると言う欠点を有す
る。従って、水素プラズマ処理法が最も優れた方法であ
る。（Ｔ。[Prior Art] A large number of dangling bonds exist in a non-single crystal semiconductor thin film such as an amorphous silicon thin film or a polycrystalline silicon thin film. For example, in polycrystalline silicon thin films, defects such as dangling bonds that exist at grain boundaries
Becomes a trap level for carriers and acts as a barrier to carrier conduction <, (J, Y, W,
5eto, J. Appl, Phys., 46
．． p5247 (1975)), therefore, in order to improve the performance of polycrystalline silicon thin film transistors, it is necessary to reduce the defects. (J, Appl, Phy
s,, 53 (2), P1193 (19B2)),
For this purpose, the defects are terminated with hydrogen, and the main methods known include hydrogen plasma treatment, hydrogen ion implantation, and hydrogen diffusion from a plasma nitride film. . In the hydrogen ion implantation method,
This method has the drawback of requiring an expensive device called an ion implantation device, and the method of diffusing hydrogen from a plasma nitride film has the drawback of forming an unnecessary nitride film. Therefore, the hydrogen plasma treatment method is the most excellent method. (T.
１、Ｋａｍｉｎｓ、ＩＥＥＥ ＥｌｅｃｔｒｏｎＤｅ
ｖｉｃｅ Ｌｅｔｔｅｒｓ、 Ｖｏｌ、 ＥＤＬ
−１，Ｎｏ、 ８． ｐ１５９． （１９８０）
）。1. Kamins, IEEE ElectronDe
vice Letters, Vol, EDL
-1, No, 8. p159. (1980)
).
［発明が解決しようとする課題］
しかし、従来の様に、結晶化率の小さい非単結晶半導体
薄膜を用いた薄膜トランジスタに水素を添加しても、そ
の効果は小さかった０例えば、前記欠陥を終端化するた
めには、非晶質シリコン膜では約１０ａｔｏｍｉｃ％の
水素が必要である。[Problem to be solved by the invention] However, even if hydrogen is added to a thin film transistor using a non-single-crystal semiconductor thin film with a low crystallinity as in the past, the effect is small. About 10 atomic % of hydrogen is required for an amorphous silicon film.
多結晶シリコン膜の場合でも、結晶性の悪い膜では数ａ
ｔｏｍｉｃ％の水素を導入する必要がある。Even in the case of polycrystalline silicon films, films with poor crystallinity have a
tomic% of hydrogen needs to be introduced.
多結晶シリコン薄膜トランジスタのＯＮ電流工。。は次
式で表される。ON current engineering for polycrystalline silicon thin film transistors. . is expressed by the following formula.
１、。ｃｅ ｌ ・ ｅｘｐ （−Ａ−Ｎｔ２ ／ｋ
Ｔ）ここで１は結晶粒径、Ｎｔは結晶粒界に存在するＴ
ｒａｐ密度、ｋはボルツマン定数、Ｔは温度、Ａは比例
定数を表している。 （Ｊ、Ｌｅｖｉｎｓｏｎ、Ｊ、Ａ
ｐｐｌ、Ｐｈｙｓ、 ５３ （２）、 ｐ１１９３
、 （１９８２））、 前記水素を添加して欠陥を
低減させると言うことは、 （１）式においてＮｔを小
さくすることである。このことから、はじめからＮｔの
小さな多結晶シリコンを用いれば小量の水素を導入する
だけで大きな水素添加効果が実現されることがわかる。1. cel ・exp (−A−Nt2 /k
T) Here, 1 is the grain size, and Nt is the T existing at the grain boundary.
rap density, k is Boltzmann's constant, T is temperature, and A is proportionality constant. (J, Levinson, J, A
ppl, Phys, 53 (2), p1193
, (1982)), adding hydrogen to reduce defects means reducing Nt in equation (1). This shows that if polycrystalline silicon with a small Nt content is used from the beginning, a large hydrogenation effect can be achieved by simply introducing a small amount of hydrogen.
水素を全く含まない多結晶シリコン薄膜はｐ型のような
振舞いをするが、水素を添加してＮｔを低減させると、
ｎ型側に変化する。 （参考文献Ｔ、Ｍａｋｉｎｏ
ａｎｄ Ｈ，Ｎａｋａｍｕｒａ、Ａｐｐｌ、Ｐｈｙｓ
、Ｌｅｔｔ、３５ （７）。A polycrystalline silicon thin film that does not contain any hydrogen behaves like p-type, but when hydrogen is added to reduce Nt,
Changes to n-type side. (Reference T, Makino
and H, Nakamura, Appl, Phys.
, Lett, 35 (7).
１ ０ｃｔｏｂｅｒ ｐ５５１ （１９７９））実
際に、水素添加非晶質シリコン（ａ−８ｉ：Ｈ）は、Ｎ
型的である。また、未添加多結晶シリコン薄膜を用いた
Ｎチャネル薄膜トランジスタに、水素を添加すると、デ
プレッション方向にシフトする。Ｐチャネル薄膜トラン
ジスタに水素添加すると、エンハンスメント方向にシフ
トする。10ctober p551 (1979)) In fact, hydrogenated amorphous silicon (a-8i:H) is
Typical. Furthermore, when hydrogen is added to an N-channel thin film transistor using an undoped polycrystalline silicon thin film, the transistor shifts in the depletion direction. Hydrogen addition to a P-channel thin film transistor causes a shift in the enhancement direction.
本発明は、この様な従来の水素添加処理に伴う問題点を
解決し、優れた特性を有し、信頼性の良好な薄膜トラン
ジスタを提供することを目的としている。The present invention aims to solve the problems associated with such conventional hydrogenation treatment and to provide a thin film transistor with excellent characteristics and good reliability.
ＳｉＯ２はシリコン界面にｎ型反転層を形成したが、Ａ
ｌ２Ｏ３は逆にｐ型反転層を形成する傾向にある。すな
わち、膜の中に含まれる有効な電荷の符号が逆であると
考えることができ、ＳｉＯ２とＡｌ２Ｏ３を適当な膜厚
で多層構造として用いることにより、界面電荷を実効的
に制御することが可能になる。 （参考文献、物理工学
実験３、半導体技術 下、東京大学出版会） このこと
を利用して水素添加処理に伴う問題点を解決する。Although SiO2 formed an n-type inversion layer at the silicon interface, A
On the contrary, l2O3 tends to form a p-type inversion layer. In other words, it can be considered that the signs of the effective charges contained in the film are opposite, and by using SiO2 and Al2O3 in a multilayer structure with an appropriate film thickness, it is possible to effectively control the interfacial charge. become. (References, Physical Engineering Experiment 3, Semiconductor Technology Volume 2, University of Tokyo Press) This fact can be used to solve problems associated with hydrogenation processing.
［課題を解決するための手段］
本発明の薄膜半導体装置の製造方法は、非晶質絶縁基板
上に、多結晶シリコン薄膜を形成する第１の工程と、該
多結晶シリコン薄膜上に酸化膜を形成する第２の工程と
、前記酸化膜・上にアルミナ膜を堆積させる第３の工程
と、前記多結晶シリコン薄膜に水素を添加する第４の工
程を、上記の順序により少なくとも有することを特徴と
する［実施例１］
本発明による薄膜トランジスタの製造方法の実施例１を
、第１図の工程図にしたがって説明する。[Means for Solving the Problems] The method for manufacturing a thin film semiconductor device of the present invention includes a first step of forming a polycrystalline silicon thin film on an amorphous insulating substrate, and forming an oxide film on the polycrystalline silicon thin film. a second step of forming an alumina film on the oxide film, a third step of depositing an alumina film on the oxide film, and a fourth step of adding hydrogen to the polycrystalline silicon thin film in the above order. Characteristics [Example 1] Example 1 of the method for manufacturing a thin film transistor according to the present invention will be described according to the process diagram of FIG.
同図（ａ）において、非晶質絶縁基板１−１上に、非単
結晶シリコン薄膜を堆積させ、ホトリソグラフィ法によ
り島状非単結晶シリコン薄膜１−２を形成する。前記シ
リコン薄膜の形成方法としては次に述べるような方法が
ある。減圧ＣＶＤ法、ＭＢＥ法（Ｍｏｌｅｃｕｌａｒ
Ｂｅａｍ Ｅｐｉｔａｘｙ）、等の方法では多結晶
シリコン薄膜が堆積させられる。ＥＢ （Ｅｌｅｃｔｒ
ｏｎ Ｂｅａｍ）蒸着法、スパッタ法、プラズマＣＶ
Ｄ法、光励起ＣＶＤ法、等の方法では非晶質シリコン薄
膜が堆積させられる。一方、前記減圧ＣＶＤ法において
は、デボ温度を約５５０°Ｃ以下にすれば非晶質シリコ
ン薄膜が堆積させられる。ここで、レーザーアニール法
や固相成長法などにより再結晶化させると、前記非単結
晶シリコン薄膜１−３の結晶性はより改善される。前記
非晶質絶縁基板としては、石英基板あるいはガラス基板
などがある。In FIG. 1A, a non-single crystal silicon thin film is deposited on an amorphous insulating substrate 1-1, and an island-shaped non-single crystal silicon thin film 1-2 is formed by photolithography. As a method for forming the silicon thin film, there are the following methods. Low pressure CVD method, MBE method (Molecular
A thin film of polycrystalline silicon is deposited using a method such as Beam Epitaxy. EB (Electr
on beam) evaporation method, sputtering method, plasma CV
In methods such as the D method and the photo-excited CVD method, an amorphous silicon thin film is deposited. On the other hand, in the low pressure CVD method, an amorphous silicon thin film can be deposited by setting the deposition temperature to about 550° C. or less. Here, the crystallinity of the non-single crystal silicon thin film 1-3 is further improved by recrystallizing it by a laser annealing method, a solid phase growth method, or the like. Examples of the amorphous insulating substrate include a quartz substrate and a glass substrate.
ＳｉＯ２で覆われたＳｉ基板を用いることもある。A Si substrate covered with SiO2 may also be used.
石英基板あるいは５ｉ０２で覆われたＳｉ基板を用いる
場合は１２００℃の高温プロセスにも耐えることができ
るが、ガラス基板を用いる場合は軟化温度が低いために
約６００℃以下の低温プロセスに制限される。When using a quartz substrate or a Si substrate covered with 5i02, it can withstand a high temperature process of 1200°C, but when using a glass substrate, it is limited to a low temperature process of about 600°C or less due to its low softening temperature. .
次に同図（ｂ）に示すようにゲート酸化膜１−３を形成
する。該ゲート酸化膜の形成方法としてはＬＰＣＶＤ法
、あるいは光励起ＣＶＤ法、あるいはプラズマＣＶＤ法
、ＥＣＲプラズマＣＶＤ法、あるいは高真空蒸着法、あ
るいはプラズマ酸化法、あるいは高圧酸化法などのよう
な低温でも形成可能な方法がある。これらの方法で形成
されたゲート酸化膜は、熱処理することによってより緻
密で界面準位の少ない優れた膜となる。非晶質絶縁基板
１−１として石英基板を用いる場合は、熱酸化法による
ことが出来る。該熱酸化法には、ドライ酸化法とウェッ
ト酸化法とがある。 ドライ酸化法を用いれば酸素雰囲
気で約１１５０℃の熱処理によって、破壊耐圧の高い良
質のゲート酸化膜を得ることができる。ウェット酸化法
を用いれば９００℃程度の低温でも酸化膜が形成される
が、ドライ酸化法で形成された膜に比べれば破壊耐圧は
低く、膜質は劣る。この酸化工程により前記非単結晶シ
リコン薄膜１−２は、熱処理による結晶成長が進み、多
結晶シリコン薄膜１−２となる。Next, a gate oxide film 1-3 is formed as shown in FIG. 3(b). The gate oxide film can be formed at low temperatures by LPCVD, photo-excited CVD, plasma CVD, ECR plasma CVD, high vacuum evaporation, plasma oxidation, or high pressure oxidation. There is a method. When the gate oxide film formed by these methods is heat-treated, it becomes an excellent film that is denser and has fewer interface states. When a quartz substrate is used as the amorphous insulating substrate 1-1, a thermal oxidation method can be used. The thermal oxidation method includes a dry oxidation method and a wet oxidation method. If the dry oxidation method is used, a high-quality gate oxide film with high breakdown voltage can be obtained by heat treatment at about 1150° C. in an oxygen atmosphere. If a wet oxidation method is used, an oxide film can be formed even at a low temperature of about 900° C., but the breakdown voltage is lower and the film quality is inferior compared to a film formed by a dry oxidation method. Through this oxidation step, the non-single crystal silicon thin film 1-2 progresses in crystal growth due to heat treatment, and becomes a polycrystalline silicon thin film 1-2.
前記非単結晶シリコン薄膜１−２として多結晶シリコン
薄膜を用いた場合には、前記酸化工程後の多結晶シリコ
ン薄膜１−２の結晶粒径は２０００人〜３０００人程度
程度きさとなる。前記非単結晶シリコン薄膜１−２とし
て非晶質シリコン薄膜を用いた場合には、前記結晶粒径
は５０００Ａから数μｍの大きさにさらに結晶成長する
ことが知られている。When a polycrystalline silicon thin film is used as the non-monocrystalline silicon thin film 1-2, the crystal grain size of the polycrystalline silicon thin film 1-2 after the oxidation step is about 2,000 to 3,000 grains. It is known that when an amorphous silicon thin film is used as the non-single crystal silicon thin film 1-2, the crystal grain size further grows from 5000A to several μm.
続いて同図（Ｃ）に示すように前記ゲート酸化股上に、
アルミナ膜（Ａ１２０３）１−４を堆積させる。アルミ
ナ膜形成方法には低温形成法と高温形成法とがある。低
温形成法には、Ａｌの有機化合物（トリメチルアルミニ
ウムまたはトリイソブチルアルミニウム）を、２００℃
〜４５０℃で分解させて形成する方法がある。高温形成
法には、ＡｌＣｌ３ Ｃ０２−Ｈ２系を利用する方法
がある。Subsequently, as shown in the same figure (C), on the gate oxidation top,
Deposit an alumina film (A1203) 1-4. Alumina film forming methods include a low temperature formation method and a high temperature formation method. In the low-temperature formation method, an organic compound of Al (trimethylaluminum or triisobutylaluminum) is heated at 200°C.
There is a method of forming it by decomposing it at ~450°C. A high temperature formation method includes a method using the AlCl3 C02-H2 system.
通常８００℃〜９００℃で硬いＡｌ２Ｏ３が析出する。Hard Al2O3 usually precipitates at 800°C to 900°C.
この方法で析出された膜は結晶化のかなり進行した多結
晶膜である。The film deposited by this method is a polycrystalline film with considerably advanced crystallization.
水素プラズマ処理により、Ｎチャネル薄膜トランジスタ
のｖｔｈはデプレッション方向に、Ｐチャネル薄膜トラ
ンジスタのｖｔｈはエンハンスメント方向にそれぞれ約
１ボルトシフトする。従って、初期的に、Ｎチャネル薄
膜トランジスタのＶｔｈはエンハンスメント側に、Ｐチ
ャネル薄膜トランジスタのｖｔｈはデプレッション側に
それぞれ１ボルトシフトするように、前記ゲート酸化膜
とアルミナ膜の膜厚を設定する。Due to the hydrogen plasma treatment, the vth of the N-channel thin film transistor is shifted by about 1 volt in the depletion direction, and the vth of the P-channel thin film transistor is shifted in the enhancement direction by about 1 volt. Therefore, initially, the film thicknesses of the gate oxide film and the alumina film are set so that the Vth of the N-channel thin film transistor is shifted by 1 volt to the enhancement side, and the Vth of the P-channel thin film transistor is shifted to the depletion side by 1 volt.
次に同図（ｄ）に示すようにゲート電極１−５を形成す
る。該ゲート電極材料には、−船釣に多結晶シリコン薄
膜、あるいはモリブデンシリサイド、あるいはアルミニ
ュウムやクロムなどのような金属膜、あるいはＩＴＯや
５ｎ０２などのような透明性導電膜等を用いることがで
きる。続いて該ゲート電極１−５をマスクとして不純物
元素をイオン注入し、自己整合的に、ソース領域１−６
及びドレイン領域１−７を形成する。前記不純物元素と
しては、Ｎｃｈ ）ランジスタを作成する場合はＰ３あ
るいはＡｓ”をもちい、Ｐｃｈ）ランジスタを作成する
場合はＢ゛等を用いる。不純物添加方法としては、イオ
ン注入法の他に、レーザードーピング法あるいはプラズ
マドーピング法などの方法がある。１−８で示される矢
印は不純物のイオンビームを表している。前記非晶質絶
縁基板１−１として石英基板を用いた場合には熱拡散法
を使うことができる。不純物漬度は、１０１６〜１０２
８ｃｍ−’程度とする。Next, as shown in FIG. 2D, a gate electrode 1-5 is formed. The gate electrode material may be a polycrystalline silicon thin film, molybdenum silicide, a metal film such as aluminum or chromium, or a transparent conductive film such as ITO or 5N02. Subsequently, using the gate electrode 1-5 as a mask, impurity elements are ion-implanted to form the source region 1-6 in a self-aligned manner.
and a drain region 1-7. As the impurity element, P3 or As'' is used when creating an Nch) transistor, and B'' etc. is used when creating a Pch) transistor. In addition to the ion implantation method, laser doping can be used as the impurity addition method. method or plasma doping method.The arrows 1-8 represent impurity ion beams.When a quartz substrate is used as the amorphous insulating substrate 1-1, thermal diffusion method is used. It can be used.The degree of impurity pickling is 1016 to 102.
It should be about 8 cm-'.
次に同図（ｅ）に示すように層間絶縁膜１−９を堆積さ
せる。該層間絶縁膜材料としては、酸化膜あるいは窒化
膜などをもちいる。絶縁性が良好ならば膜厚はいくらで
もよいが、数千Ａ〜数μｍ程度が普通である。窒化膜形
成方法としては、ＬＰＣＶＤ法あるいはプラズマＣＶＤ
法などが簡単である。反応には、アンモニアガスとシラ
ンガスと窒素ガスとの混合ガス、あるいはシランガスと
窒素ガスとの混合ガスなどを用いる。酸化膜形成方法に
ついては以前にのべたのでここでは省略する。続いて、
前記ソース領域１−６及びドレイン領域１−７の不純物
活性化と、前記層間絶縁膜１−９の緻密化の目的で約１
０００°Ｃの熱処理を行う、低温プロセスの場合は、１
０００℃は行わない。Next, as shown in FIG. 3(e), an interlayer insulating film 1-9 is deposited. As the interlayer insulating film material, an oxide film or a nitride film is used. The film thickness may be any thickness as long as the insulation is good, but it is usually about several thousand amps to several μm. The nitride film forming method is LPCVD method or plasma CVD method.
Laws etc. are easy. For the reaction, a mixed gas of ammonia gas, silane gas, and nitrogen gas, or a mixed gas of silane gas and nitrogen gas, etc. is used. Since the method for forming the oxide film has been described previously, it will be omitted here. continue,
For the purpose of activating impurities in the source region 1-6 and drain region 1-7 and densifying the interlayer insulating film 1-9,
In the case of a low-temperature process that performs heat treatment at 000°C, 1
000℃ is not carried out.
その後、水素プラズマ処理を行う、１−１０は活性度の
高い水素ラジカルを示している。水素プラズマ処理は通
常のプラズマＣＶＤ装置を利用して行うことが出来る６
反応室の中に基板をセットし、該反応室中を水素ガスあ
るいはアンモニアガスで満たす、内圧は１〜３Ｔｏｒｒ
程度とする。Thereafter, hydrogen plasma treatment is performed. 1-10 indicates highly active hydrogen radicals. Hydrogen plasma treatment can be performed using a normal plasma CVD device6
The substrate is set in a reaction chamber, and the reaction chamber is filled with hydrogen gas or ammonia gas, with an internal pressure of 1 to 3 Torr.
degree.
平行平板型の電極であれば１３．５６ＭＨｚの高周波電
圧を印加すれば、容易にプラズマが発生し、活性度の高
い水素ラジカルとなった水素イオンが基板中に導入され
る。誘導結合型の装置でも同様に利用できる。基板温度
は５００℃以下の低温が適当である。その理由は、高温
で水素プラズマ処理を行うと膜中でダングリングボンド
と結合した水素イオンが、再び膜外に放出されてしまう
からである。膜に導入される水素温度が多ければ多い程
結晶粒界に存在するＴｒａｐ密度Ｎｔは少なくなる。Ｎ
ｔが少なくなれば（１）式かられかるように、ＯＮ電流
工。。は大きくなる。続いて、水素アニールやＦＧアニ
ール（フォーミングガスアニール）を行うと、特性のバ
ラツキを低減させることができる。If a parallel plate type electrode is used, plasma is easily generated by applying a high frequency voltage of 13.56 MHz, and hydrogen ions that have become highly active hydrogen radicals are introduced into the substrate. Inductively coupled devices can also be used in the same way. A suitable substrate temperature is a low temperature of 500° C. or less. The reason for this is that when hydrogen plasma treatment is performed at high temperatures, hydrogen ions combined with dangling bonds in the film are released to the outside of the film again. The higher the temperature of hydrogen introduced into the film, the lower the trap density Nt present at the grain boundaries. N
As can be seen from equation (1), if t decreases, the ON current will decrease. . becomes larger. Subsequently, by performing hydrogen annealing or FG annealing (forming gas annealing), variations in characteristics can be reduced.
最後に同図（ｇ）に示すように、前記層間絶縁膜及びゲ
ート絶縁膜にコンタクトホールを形成し、ソース電極１
−１１およびドレイン電極１−１２を形成する。ソース
電極及びドレイン電極の材料としてはアルミニュウムや
クロムやニッケル等の金属材料を用いる。Finally, as shown in FIG. 3(g), a contact hole is formed in the interlayer insulating film and the gate insulating film, and
-11 and drain electrode 1-12 are formed. Metal materials such as aluminum, chromium, and nickel are used as materials for the source and drain electrodes.
［実施例２］
ソース電極及びドレイン電極を形成してから水素プラズ
マ処理しても、その効果に対してはなんら問題はない、
第２図にその例を示す、２−１は非晶質絶縁基板、２−
２は多結晶シリコン薄膜、２−３はゲート絶縁膜、２−
４はアルミナ膜、２−５はゲート電極、２−６はソース
領域、２−７はドレイン傾板 ２−８は層間絶縁膜、２
−９はソース電極、２−１０はドレイン領域、２−１１
は水素ラジカルを示している。[Example 2] Even if the hydrogen plasma treatment is performed after forming the source electrode and the drain electrode, there is no problem with the effect.
An example is shown in Fig. 2, where 2-1 is an amorphous insulating substrate, 2-
2 is a polycrystalline silicon thin film, 2-3 is a gate insulating film, 2-
4 is an alumina film, 2-5 is a gate electrode, 2-6 is a source region, 2-7 is a drain inclined plate, 2-8 is an interlayer insulating film, 2
-9 is a source electrode, 2-10 is a drain region, 2-11
indicates a hydrogen radical.
［実施例３］
ソース及びドレイン電極材料を堆積後水素プラズマ処理
してもよい、第３図にその例を示す、ただしこの場合は
電極材料の膜厚は数千Ａ以下の薄い場合に効果的である
。３−１は非晶質絶縁基板、３−２は多結晶シリコン薄
膜、３−３はゲート絶縁膜、３−４はアルミナ膜、３−
５はゲート電極、３−６はソース領域、３−７はドレイ
ン領域、３−８は層間絶縁膜、３−９は電極材料を示し
ている。これはアルミニュウムやクロムなどの金属を用
いる。続いて水素プラズマ処理を行う、３−１０は水素
ラジカルを示す、その後フォトリソグラフィ法により、
ソース電極３−１１、ドレイン領域３−１２を形成する
。[Example 3] The source and drain electrode materials may be subjected to hydrogen plasma treatment after deposition, an example of which is shown in Figure 3.However, in this case, it is effective when the film thickness of the electrode material is as thin as several thousand amps or less. It is. 3-1 is an amorphous insulating substrate, 3-2 is a polycrystalline silicon thin film, 3-3 is a gate insulating film, 3-4 is an alumina film, 3-
Reference numeral 5 indicates a gate electrode, 3-6 a source region, 3-7 a drain region, 3-8 an interlayer insulating film, and 3-9 an electrode material. This uses metals such as aluminum and chromium. Subsequently, hydrogen plasma treatment is performed, 3-10 indicates hydrogen radicals, and then by photolithography method,
A source electrode 3-11 and a drain region 3-12 are formed.
［発明の効果］
以上述べたように本発明によれば、水素プラズマ処理に
より薄膜トランジスタ特性がシフトするという従来の方
法による問題点を解決し、きわめて特性の優れた薄膜ト
ランジスタを作成することが可能となる。[Effects of the Invention] As described above, according to the present invention, it is possible to solve the problem caused by the conventional method that the thin film transistor characteristics shift due to hydrogen plasma treatment, and to create a thin film transistor with extremely excellent characteristics. .
アルミナ膜（Ａ１２０３）は、化学的に安定な絶縁材料
である。半導体技術においてＳｉＯ２とは違った意味で
大切な役割を果たす。ＳｉＯ２はシリコン界面にｎ型反
転層を形成したが、Ａｌ２Ｏ３は逆にｐ型反転層を形成
する傾向にある。すなわち、膜の中に含まれる有効な電
荷の符号が逆であると考えることができ、ＳｉＯ２とＡ
ｌ２Ｏ３を適当な膜厚で多層構造として用いることによ
り、界面電荷を実効的に制御することが可能になる。つ
まり薄膜トランジスタのゲート酸化膜として前記ＳｉＯ
２とＡ １２０３の多層構造を用いることによって、薄
膜トランジスタのスレッシュホルド電圧ｖｔｈを制御す
ることが可能となる。あらかじめＳｉＯ２とＡｌ２Ｏ３
の膜厚を適当な膜厚に設定して薄膜トランジスタを作製
して初期のｖｔｈの値をシフトさせておくことによって
、水素プラズマ処理後の薄膜トランジスタのｖｔｈを適
した値に制御しておく、従って、水素プラズマ処理によ
ってＮチャネル薄膜トランジスタがデプレッション方向
にシフトし、Ｐチャネル薄膜トランジスタがエンハンス
メント方向にシフトするという従来方法の欠点、つまり
、スレッシュホルド電圧の絶対値１ｖｔｈ１が大きくな
るという欠点が改善され、Ｎチャネル薄膜トランジスタ
及びＰチャネル薄膜トランジスタの１ ｖｔｈ １が低
減され、サブスレッシュホルド領域の立ち上がりが急峻
となる。動作電圧の低電圧化も可能となる。Alumina film (A1203) is a chemically stable insulating material. It plays an important role in semiconductor technology in a different sense than SiO2. Although SiO2 forms an n-type inversion layer at the silicon interface, Al2O3 tends to form a p-type inversion layer. In other words, it can be considered that the signs of the effective charges contained in the film are opposite, and SiO2 and A
By using l2O3 in a multilayer structure with an appropriate film thickness, it becomes possible to effectively control the interfacial charge. In other words, as the gate oxide film of the thin film transistor, the SiO
By using the multilayer structure of A 2 and A 1203, it is possible to control the threshold voltage vth of the thin film transistor. SiO2 and Al2O3 in advance
By setting the film thickness of the thin film transistor to an appropriate film thickness and shifting the initial value of vth, the vth of the thin film transistor after hydrogen plasma treatment can be controlled to an appropriate value. The disadvantage of the conventional method that the hydrogen plasma treatment shifts the N-channel thin film transistor in the depletion direction and the P-channel thin film transistor in the enhancement direction, that is, the disadvantage that the absolute value of the threshold voltage 1vth1 increases, is improved, and the N-channel thin film transistor and 1 vth 1 of the P-channel thin film transistor is reduced, and the subthreshold region rises steeply. It is also possible to lower the operating voltage.
トラップ密度が減少するので、ソース領域とチャネル領
域あるいはドレイン領域とチャネル領域の接合界面での
トラップを介したリーク電流が低減される。従って、薄
膜トランジスタのＯＦＦ電流が低減される。Since the trap density is reduced, leakage current through traps at the junction interface between the source region and the channel region or between the drain region and the channel region is reduced. Therefore, the OFF current of the thin film transistor is reduced.
フォト工程は全く増えないので、コストアップとはなら
ない。Since the number of photo steps is not increased at all, the cost will not increase.
約７００℃以下の低温プロセスに本発明を応用すること
により、大面積で高性能な半導体装置も実現可能となる
。By applying the present invention to a low-temperature process of about 700° C. or less, a large-area, high-performance semiconductor device can also be realized.
本発明を応用すれば、ＯＮ電流が大きく、ＯＦＦ電流が
小さく、 １Ｖｔｈｌが小さくて、サブスレッシュホル
ド領域の立ち上がりが急峻で、信頼性の優れた薄膜トラ
ンジスタを作製することが可能となる。By applying the present invention, it is possible to manufacture a highly reliable thin film transistor with a large ON current, a small OFF current, a small 1Vthl, and a steep rise in the subthreshold region.
例えば、アクティブマトリクス基板に本発明を用いると
、ドライバー内蔵高精細パネルが実現する。また、シフ
トレジスタ回路と光電変換素子を同一基板に集積したイ
メージセンサ−に用いれば、高速読み取りや、Ａ３判等
のような大型化や、あるいは、カラー化等に対して大き
な効果が期待できる。駆動電圧の低減もできるので、低
消費電力化にも役立ち、さらには信頼性の向上にも役立
つ。For example, if the present invention is applied to an active matrix substrate, a high-definition panel with a built-in driver can be realized. Furthermore, if the shift register circuit and the photoelectric conversion element are used in an image sensor integrated on the same substrate, great effects can be expected for high-speed reading, larger size such as A3 size, or colorization. Since the driving voltage can also be reduced, it is useful for reducing power consumption and further improving reliability.
薄膜トランジスタばかりでなく、ＨＢＴ （ｈｅｔｅｒ
ｏ ｂｉｐｏｌａｒ ｔｒａｎｓｉｓｔ。In addition to thin film transistors, HBT (heter
o bipolar transistor.
ｒ）のへテロ界面の界面準位の低減、あるいは、ＰＮ接
合の接合界面準位の低減、などのようなその他の素子の
特性向上のためにも、本発明はきわめて有効な手段とな
る。The present invention is also an extremely effective means for improving the characteristics of other elements, such as reducing the interface state of the hetero interface in r) or reducing the junction interface state of a PN junction.
実施例では水素添加方法として水素プラズマ法について
述べたが、それ以外の方法、例えば、水素イオン注入法
などの方法にも本発明を応用することができる。In the embodiment, a hydrogen plasma method has been described as a hydrogen addition method, but the present invention can also be applied to other methods such as hydrogen ion implantation.
第１図（ａ）から（ｇ）は、本発明における薄膜トラン
ジスタの工程断面図である。
第２図は、実施例２を説明するための断面図である。
第３図（ａ）から（ｂ）は、実施例３を説明するための
断面図である。
１−３ ； ゲート酸化膜
１−４ ； アルミナ膜
１−１０ｉ 水素ラジカル
以上
出願人 セイコーエプソン株式会社代理人弁理人
上欄 雅誉（他１名）
１−１ ；非晶質絶縁基板
１−２ ； 多結晶シリコン薄膜
（ａ）
（ｂ）
（Ｃ）
（ｄ）
（ｅ）
（ｆ）FIGS. 1(a) to 1(g) are process cross-sectional views of the thin film transistor according to the present invention. FIG. 2 is a sectional view for explaining the second embodiment. FIGS. 3(a) to 3(b) are cross-sectional views for explaining the third embodiment. 1-3; Gate oxide film 1-4; Alumina film 1-10i Hydrogen radicals and above Applicant Seiko Epson Corporation Representative Patent Attorney Upper column Masayoshi (1 other person) 1-1; Amorphous insulating substrate 1-2 ; Polycrystalline silicon thin film (a) (b) (C) (d) (e) (f)
Claims (1)
１の工程と、該多結晶シリコン薄膜上に酸化膜を形成す
る第２の工程と、前記酸化膜上にアルミナ膜を堆積させ
る第３の工程と、前記多結晶シリコン薄膜に水素を添加
する第４の工程を、上記の順序により少なくとも有する
ことを特徴とする薄膜半導体装置の製造方法。A first step of forming a polycrystalline silicon thin film on an amorphous insulating substrate, a second step of forming an oxide film on the polycrystalline silicon thin film, and a second step of depositing an alumina film on the oxide film. 3 and a fourth step of adding hydrogen to the polycrystalline silicon thin film in the above order.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8948118A JPH02228042A (en) | 1989-02-28 | 1989-02-28 | Manufacture of thin film semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8948118A JPH02228042A (en) | 1989-02-28 | 1989-02-28 | Manufacture of thin film semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02228042A true JPH02228042A (en) | 1990-09-11 |
Family
ID=12794410
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8948118A Pending JPH02228042A (en) | 1989-02-28 | 1989-02-28 | Manufacture of thin film semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02228042A (en) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05343430A (en) * | 1991-08-23 | 1993-12-24 | Semiconductor Energy Lab Co Ltd | Semiconductor device and manufacutre of the same |
| US5879969A (en) * | 1991-03-06 | 1999-03-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| US5917225A (en) * | 1992-03-05 | 1999-06-29 | Semiconductor Energy Laboratory Co., Ltd. | Insulated gate field effect transistor having specific dielectric structures |
| US5962870A (en) * | 1991-08-26 | 1999-10-05 | Semiconductor Energy Laboratory Co., Ltd. | Insulated gate field effect semiconductor devices |
| US6124154A (en) * | 1996-10-22 | 2000-09-26 | Seiko Epson Corporation | Fabrication process for thin film transistors in a display or electronic device |
| US6147375A (en) * | 1992-02-05 | 2000-11-14 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display device |
| US6444507B1 (en) | 1996-10-22 | 2002-09-03 | Seiko Epson Corporation | Fabrication process for thin film transistors in a display or electronic device |
| US6673126B2 (en) | 1998-05-14 | 2004-01-06 | Seiko Epson Corporation | Multiple chamber fabrication equipment for thin film transistors in a display or electronic device |
| WO2019087784A1 (en) * | 2017-10-31 | 2019-05-09 | 株式会社アルバック | Thin film transistor and method for producing same |
-
1989
- 1989-02-28 JP JP8948118A patent/JPH02228042A/en active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5879969A (en) * | 1991-03-06 | 1999-03-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| JPH05343430A (en) * | 1991-08-23 | 1993-12-24 | Semiconductor Energy Lab Co Ltd | Semiconductor device and manufacutre of the same |
| US5962870A (en) * | 1991-08-26 | 1999-10-05 | Semiconductor Energy Laboratory Co., Ltd. | Insulated gate field effect semiconductor devices |
| US6331723B1 (en) | 1991-08-26 | 2001-12-18 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display device having at least two transistors having LDD region in one pixel |
| US6147375A (en) * | 1992-02-05 | 2000-11-14 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display device |
| US6476447B1 (en) | 1992-02-05 | 2002-11-05 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display device including a transistor |
| US5917225A (en) * | 1992-03-05 | 1999-06-29 | Semiconductor Energy Laboratory Co., Ltd. | Insulated gate field effect transistor having specific dielectric structures |
| US6124154A (en) * | 1996-10-22 | 2000-09-26 | Seiko Epson Corporation | Fabrication process for thin film transistors in a display or electronic device |
| US6444507B1 (en) | 1996-10-22 | 2002-09-03 | Seiko Epson Corporation | Fabrication process for thin film transistors in a display or electronic device |
| WO2004079826A1 (en) * | 1996-10-22 | 2004-09-16 | Mitsutoshi Miyasaka | Method for manufacturing thin film transistor, display, and electronic device |
| US6673126B2 (en) | 1998-05-14 | 2004-01-06 | Seiko Epson Corporation | Multiple chamber fabrication equipment for thin film transistors in a display or electronic device |
| WO2019087784A1 (en) * | 2017-10-31 | 2019-05-09 | 株式会社アルバック | Thin film transistor and method for producing same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2978736B2 (en) | Method for manufacturing semiconductor device | |
| JPH04250669A (en) | Polysilicon thin film semiconductor device | |
| JPH02228042A (en) | Manufacture of thin film semiconductor device | |
| JPH11163343A (en) | Semiconductor device and its manufacture | |
| JP2523019B2 (en) | Field effect type semiconductor device | |
| JP3186182B2 (en) | Thin film semiconductor device and method of manufacturing the same | |
| JP2874271B2 (en) | Method for manufacturing semiconductor device | |
| JPH06112222A (en) | Film semiconductor device and its manufacture | |
| JPH034564A (en) | Manufacture of semiconductor device | |
| JPS62160769A (en) | Thin film transistor element | |
| JP2740275B2 (en) | Thin film transistor | |
| JPH02232934A (en) | Manufacture of thin film semiconductor device | |
| JPH04186634A (en) | Manufacture of thin film semiconductor device | |
| JPH0458564A (en) | Manufacture of thin film semiconductor device | |
| JP3325664B2 (en) | Thin film transistor and method of manufacturing the same | |
| JPH0770726B2 (en) | Field effect transistor using silicon carbide | |
| JPH04320346A (en) | Manufacture of thin film semiconductor device | |
| JPH02234440A (en) | Manufacture of thin-film semiconductor device | |
| JP3049806B2 (en) | Method for manufacturing thin film semiconductor device | |
| JPH0396279A (en) | Manufacture of semiconductor device | |
| JPH04268734A (en) | Thin film transistor and manufacture thereof | |
| JPS6157714B2 (en) | ||
| JPH04286335A (en) | Manufacture of thin film semiconductor device | |
| JPH03120871A (en) | Manufacture of thin film semiconductor device | |
| JPH07221302A (en) | Manufacture of semiconductor device |