JPS62276678A - 拡張画像バス接続方式 - Google Patents
拡張画像バス接続方式Info
- Publication number
- JPS62276678A JPS62276678A JP12040086A JP12040086A JPS62276678A JP S62276678 A JPS62276678 A JP S62276678A JP 12040086 A JP12040086 A JP 12040086A JP 12040086 A JP12040086 A JP 12040086A JP S62276678 A JPS62276678 A JP S62276678A
- Authority
- JP
- Japan
- Prior art keywords
- image data
- data bus
- image
- processor
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 71
- 230000002457 bidirectional effect Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 23
- 238000000034 method Methods 0.000 description 9
- GVBNSPFBYXGREE-UHFFFAOYSA-N Visnadine Natural products C1=CC(=O)OC2=C1C=CC1=C2C(OC(C)=O)C(OC(=O)C(C)CC)C(C)(C)O1 GVBNSPFBYXGREE-UHFFFAOYSA-N 0.000 description 1
- 210000003323 beak Anatomy 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
Landscapes
- Image Processing (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
3、発明の詳細な説明
〔概要〕
画像処理をパイプラインで演算できる装置において、外
部に拡張メモリ及び拡張演算部を接続して、全てのメモ
リ間でパイプライン処理が行い得るバス接続方式である
。
部に拡張メモリ及び拡張演算部を接続して、全てのメモ
リ間でパイプライン処理が行い得るバス接続方式である
。
本発明は、画像データのパイプライン処理に関わり、フ
レーム・メモリと画像プロセッサの接続方式において、
本体装置と外部装置間のパイプライン処理が可能な画像
データバスの接続方式に関する。
レーム・メモリと画像プロセッサの接続方式において、
本体装置と外部装置間のパイプライン処理が可能な画像
データバスの接続方式に関する。
第2図は画像処理装置の構成を説明する図である。第2
図において、1−i (i=1□ 2.・・・)はフ
レーム・メモリ、3は画像プロセッサ、RDはリード専
用の画像データ・バス、WDはライト専用の画像データ
・バスをそれぞれ示している。
図において、1−i (i=1□ 2.・・・)はフ
レーム・メモリ、3は画像プロセッサ、RDはリード専
用の画像データ・バス、WDはライト専用の画像データ
・バスをそれぞれ示している。
第2図(131は機能ブロック図を示す。画像プロセッ
サ3は、画像データのパイプライン処理を行うものであ
る。即ち、フレーム・メモリ1−1よりリードされた画
像データは画像プロセンサ3で演算され、その結果は他
のフレーム・メモリ1−2にライトされる。第2図(b
lはパイプライン処理が行える一般的な画像処理装置の
構成図である。フレーム・メモリ1−1 1−2と画像
プロセッサ3は、2本の片方向バスRD、WDの間に接
続されている。フレーム・メモリ1−1よりリードされ
た画像データはリード・バスRDを経由して画像プロセ
ッサ3に人力され、その出力はライト・バスWDを経由
してフレーム・メモリ1−2に格納される。
サ3は、画像データのパイプライン処理を行うものであ
る。即ち、フレーム・メモリ1−1よりリードされた画
像データは画像プロセンサ3で演算され、その結果は他
のフレーム・メモリ1−2にライトされる。第2図(b
lはパイプライン処理が行える一般的な画像処理装置の
構成図である。フレーム・メモリ1−1 1−2と画像
プロセッサ3は、2本の片方向バスRD、WDの間に接
続されている。フレーム・メモリ1−1よりリードされ
た画像データはリード・バスRDを経由して画像プロセ
ッサ3に人力され、その出力はライト・バスWDを経由
してフレーム・メモリ1−2に格納される。
第3図は複数のプロセッサが画像データ・バスに接続さ
れた場合を示す図である。第3図(alは機能ブロック
図であり、第3図(blは画像プロセッサ、フレーム・
メモリ及び画像データ・バスの接続関係を示す。例えば
、画像プロセッサ3−1は画像の輪郭を抽出するもので
あり、画像プロセッサ3−2は画像を鮮明にする処理を
行うものである。
れた場合を示す図である。第3図(alは機能ブロック
図であり、第3図(blは画像プロセッサ、フレーム・
メモリ及び画像データ・バスの接続関係を示す。例えば
、画像プロセッサ3−1は画像の輪郭を抽出するもので
あり、画像プロセッサ3−2は画像を鮮明にする処理を
行うものである。
画像の輪郭を抽出する場合には、フレーム・メモリ1−
1からリードされた画像データは画像プロセッサ3−1
によって処理され、処理結果データがフレーム・メモリ
1−2に格納される。画像を鮮明にする処理を行う場合
には、フレーム・メモリ1−1からリードされた画像デ
ータは画像プロセッサ3−2によって処理され、処理結
果データがフレーム・メモリ1−2に格納される。
1からリードされた画像データは画像プロセッサ3−1
によって処理され、処理結果データがフレーム・メモリ
1−2に格納される。画像を鮮明にする処理を行う場合
には、フレーム・メモリ1−1からリードされた画像デ
ータは画像プロセッサ3−2によって処理され、処理結
果データがフレーム・メモリ1−2に格納される。
第4図は複数のメモリが画像バスに接続された場合を示
したものである。第4図(8)は機能ブし1ツク図、第
4図(b)は画像プロセッサ、フレーム・メモリ及び画
像データ・バスの関係を示す図である。
したものである。第4図(8)は機能ブし1ツク図、第
4図(b)は画像プロセッサ、フレーム・メモリ及び画
像データ・バスの関係を示す図である。
フレーム・メモリ1−1ないし1−3の中の選択された
フレーム・メモリから画像データが読み出され、画像プ
ロセッサ3−1又は3−2によって処理され、処理結果
データがフレーム・メモリ1−1′ないし1−3′の中
の選択されたフレーム・メモリに書き込まれる。
フレーム・メモリから画像データが読み出され、画像プ
ロセッサ3−1又は3−2によって処理され、処理結果
データがフレーム・メモリ1−1′ないし1−3′の中
の選択されたフレーム・メモリに書き込まれる。
第5図は汎用画像処理装置を説明する図である。
第5図(alは機能ブロック図、第5図(blはフレー
ム・メモリ、画像プロセッサ及び画像データ・バスの接
続関係を示す図である。フレーム・メモリ1−1ないし
1−3の中の選択されたフレーム・メモリから画像デー
タが読み出され、画像プロセッサ3−1又は3−2で処
理され、処理結果データがフレーム・メモリ1−1ない
し1−3の中の選択されたフレーム・メモリに格納され
る。
ム・メモリ、画像プロセッサ及び画像データ・バスの接
続関係を示す図である。フレーム・メモリ1−1ないし
1−3の中の選択されたフレーム・メモリから画像デー
タが読み出され、画像プロセッサ3−1又は3−2で処
理され、処理結果データがフレーム・メモリ1−1ない
し1−3の中の選択されたフレーム・メモリに格納され
る。
第5図に示すように、汎用画像処理装置とは、装置内に
必要なフレーム・メモリ及び画像プロセッサを設置した
ものを言う。しかし、汎用画像処理装置を実際に実現す
ることば次の点で不可能である。
必要なフレーム・メモリ及び画像プロセッサを設置した
ものを言う。しかし、汎用画像処理装置を実際に実現す
ることば次の点で不可能である。
(1)必要なフレーム・メモリ数及び画像プロセッサの
数が決まらない。
数が決まらない。
(2)現在実現できるプロセッサは画像処理演算の中の
一部である(画像処理の中でパイプライン処理のできな
いものも多くある)。そのため、汎用バイブライン画像
処理装置としては、第6図及び第7図に示す構成が考え
られる。
一部である(画像処理の中でパイプライン処理のできな
いものも多くある)。そのため、汎用バイブライン画像
処理装置としては、第6図及び第7図に示す構成が考え
られる。
第6図はプロセッサを外部に置く方式を示す図である。
第6図において、4は拡張プロセッサ、5は汎用画像処
理装置本体、6は拡張部、7はドライバ、8はレシーバ
、RD’はリード専用の外部画像データ・バス、WD’
はライト専用の外部画像データ・バスをそれぞれ示す。
理装置本体、6は拡張部、7はドライバ、8はレシーバ
、RD’はリード専用の外部画像データ・バス、WD’
はライト専用の外部画像データ・バスをそれぞれ示す。
拡張プロセッサ4を使用して画像処理を行う場合、フレ
ーム・メモリ1−1ないし1−3の中の選択されたフレ
ーム・メモリから画像データを読み出し、拡張プロセッ
サ4で処理し、処理結果データをフレーム・メモリ1−
1ないし1−3の中の選1尺されたフレーム・メモリに
格納する。
ーム・メモリ1−1ないし1−3の中の選択されたフレ
ーム・メモリから画像データを読み出し、拡張プロセッ
サ4で処理し、処理結果データをフレーム・メモリ1−
1ないし1−3の中の選1尺されたフレーム・メモリに
格納する。
第7図はメモリを外部に置く方式を示す図である。拡張
メモリを使用して画像処理を行う場合、フレーム・メモ
リ2−1及び2−2の中の選択されたフレーム・メモリ
から画像データを読み出し、画像プロセッサ3−1で処
理し、処理結果を選択されたフレーム・メモリに格納す
る。
メモリを使用して画像処理を行う場合、フレーム・メモ
リ2−1及び2−2の中の選択されたフレーム・メモリ
から画像データを読み出し、画像プロセッサ3−1で処
理し、処理結果を選択されたフレーム・メモリに格納す
る。
第6図では拡張バスに拡張プロセッサ、第7図では拡張
バスに拡張メモリしか接続できない・両者とも各々処理
内容が仕様を満足すれば個々の装置としては汎用性があ
る。しかし、フレーム・メモリと画像プロセッサの両方
を拡張したい場合問題が生ずる。
バスに拡張メモリしか接続できない・両者とも各々処理
内容が仕様を満足すれば個々の装置としては汎用性があ
る。しかし、フレーム・メモリと画像プロセッサの両方
を拡張したい場合問題が生ずる。
第8図は第6図に拡張メモリを接続した場合を・ 示す
図である。第6図では、内部メモリ1−1ないし1−3
と拡張メモリ2間のデータ転送は可能であるが、拡張メ
モリ2の内容を画像プロセッサ3及び拡張プロセッサ4
で処理できない。これは内部メモリ1−1ないし1−3
と拡張メモリ2の接続方法が逆となるためである。
図である。第6図では、内部メモリ1−1ないし1−3
と拡張メモリ2間のデータ転送は可能であるが、拡張メ
モリ2の内容を画像プロセッサ3及び拡張プロセッサ4
で処理できない。これは内部メモリ1−1ないし1−3
と拡張メモリ2の接続方法が逆となるためである。
第9図は第7図にプロセッサを接続した場合を示す図で
ある。第9図では、拡張プロセッサ4は、フレーム・メ
モリ1−1ないし1−3及び拡張メモリ2の画像データ
を処理することが出来ない。
ある。第9図では、拡張プロセッサ4は、フレーム・メ
モリ1−1ないし1−3及び拡張メモリ2の画像データ
を処理することが出来ない。
これは、拡張プロセッサ4とフレーム・メモリの接続方
法が同じであるからである。
法が同じであるからである。
上述あように、従来の技術では画像処理装置におけるバ
イブライン処理は内部の画像バスに接続されたフレーム
・メモリと画像プロセッサの間で行われている。通常画
像バスは片方向のバスを2本(リード・バス、ライト・
バス)必要とし、フレーム・メモリと画像プロセッサは
逆方向の向きに接続している。そのため、外部にフレー
ム・メモリ及び画像プロセッサを接続して、装置内部と
の自由なパイプライン処理はできない欠点が存在する。
イブライン処理は内部の画像バスに接続されたフレーム
・メモリと画像プロセッサの間で行われている。通常画
像バスは片方向のバスを2本(リード・バス、ライト・
バス)必要とし、フレーム・メモリと画像プロセッサは
逆方向の向きに接続している。そのため、外部にフレー
ム・メモリ及び画像プロセッサを接続して、装置内部と
の自由なパイプライン処理はできない欠点が存在する。
本発明の目的は、パイプライン処理が行える画像処理装
置において、内部画像バスに接続されたフレーム・メモ
リ、内部画像バスに接続された画像プロセッサ、外部画
像バスに接続された拡張フレーム・メモリ及び外部画像
バスに接続された拡張プロセッサ間で、自由な組合わせ
のバイブライン処理可能な拡張画像バス、接続方式を提
供することを目的としている。
置において、内部画像バスに接続されたフレーム・メモ
リ、内部画像バスに接続された画像プロセッサ、外部画
像バスに接続された拡張フレーム・メモリ及び外部画像
バスに接続された拡張プロセッサ間で、自由な組合わせ
のバイブライン処理可能な拡張画像バス、接続方式を提
供することを目的としている。
第1図は本発明の1実施例構成を示す図である。
第1図において、9はレシーバ、10はドライバ、UD
は上側の外部画像データ・バス、DDは下側の外部画像
データ・バスをそれぞれ示している。
は上側の外部画像データ・バス、DDは下側の外部画像
データ・バスをそれぞれ示している。
リード専用の内部画像データ・バスRDと上側外部画像
データ・バスUDとの間は、ドライバ7及びレシーバ9
より成る双方向性ゲート手段で接続されている。また、
ライト専用の内部画像データ・バスWDと下側の外部画
像データ・バスDDの間は、レシーバ8及びドライバ1
0より成る双方向性ゲート手段で接続されている。汎用
画像処理装置本体5においては、フレーム・メモリ1−
1ないし1−3の出力側はリード専用の画像データ・バ
スRD ニ接続され、フレーム・メモI) 1−1ない
し1−3の入力側はライト専用の内部画像データ・バス
WDに接続され、画像プロセッサ3の出力側はライト専
用の内部画像データ・バスWDに接続されており、画像
プロセッサ3の入力端はリード専用の内部画像データ・
バスRDに接続されている。拡張部6においては、拡張
メモリ2の出力側が上側の外部画像データ・バスUDに
接続され、拡張メモリ2の入力側が下側の外部画像デー
タ・バスDDに接続され、拡張プロセッサ4の入力側が
上側の外部画像データ・バスUDに接続され、拡張プロ
セッサ4の出力側が下側の外部画像データ・バスDDに
接続されている。
データ・バスUDとの間は、ドライバ7及びレシーバ9
より成る双方向性ゲート手段で接続されている。また、
ライト専用の内部画像データ・バスWDと下側の外部画
像データ・バスDDの間は、レシーバ8及びドライバ1
0より成る双方向性ゲート手段で接続されている。汎用
画像処理装置本体5においては、フレーム・メモリ1−
1ないし1−3の出力側はリード専用の画像データ・バ
スRD ニ接続され、フレーム・メモI) 1−1ない
し1−3の入力側はライト専用の内部画像データ・バス
WDに接続され、画像プロセッサ3の出力側はライト専
用の内部画像データ・バスWDに接続されており、画像
プロセッサ3の入力端はリード専用の内部画像データ・
バスRDに接続されている。拡張部6においては、拡張
メモリ2の出力側が上側の外部画像データ・バスUDに
接続され、拡張メモリ2の入力側が下側の外部画像デー
タ・バスDDに接続され、拡張プロセッサ4の入力側が
上側の外部画像データ・バスUDに接続され、拡張プロ
セッサ4の出力側が下側の外部画像データ・バスDDに
接続されている。
第1図の実施例によれば、
(1)内部メモリー内部プロセッサ間
(2) 内部メモリー拡張プロセッサ間(3)拡張メ
モリー内部プロセッサ間 (4)拡張メモリー拡張プロセッサ間 の画像データ転送が可能となる。
モリー内部プロセッサ間 (4)拡張メモリー拡張プロセッサ間 の画像データ転送が可能となる。
以上の説明から明らかなように、本発明によれば、全て
のメモリとメモリ間のデータ転送及び全てのメモリとプ
ロセッサ間のデータ転送が可能となるため、汎用画像処
理装置を開発する上で、最小機器構成が小さくでき、拡
張性のあるシステム構成が実現できる。但し、メモリと
メモリ間のデータ転送の場合は、データをプロセッサの
中をスルーで通す必要がある。
のメモリとメモリ間のデータ転送及び全てのメモリとプ
ロセッサ間のデータ転送が可能となるため、汎用画像処
理装置を開発する上で、最小機器構成が小さくでき、拡
張性のあるシステム構成が実現できる。但し、メモリと
メモリ間のデータ転送の場合は、データをプロセッサの
中をスルーで通す必要がある。
第1図は本発明の1実施例構成を示す図、第2図は従来
の画像処理装置の構成を示す図、第3図は複数のプロセ
ッサを接続した場合を示す図、第4図は複数のメモリを
接続した場合を示す図、第5図は汎用画像処理装置の構
成を示す図、第6図はプロセッサを外部に置く方式を示
す図、第7図はメモリを外部に置く方式を示す図、第8
図は第6図に拡張メモリを接続した場合を示す図、第9
図は第7図に拡張プロセッサを接続した場合を示す図で
ある。 1−i (i=1.2・・・)・・・フレーム・メモ
リ、2・・・拡張メモリ、3・・・画像プロセッサ、4
・・・拡張プロセッサ、5・・・汎用画像処理装置本体
、6・・−拡張部、RD・・・リード専用の内部画像デ
ータ・バス、WD・・・ライト専用の画像データ・バス
、UD・・・上側の外部画像データ・バス、DD・・・
下側の外部画像データ・バス、7・・・ドライバ、8・
・・レシーバ、9・・・レシーバ′、10・・・ドライ
バ。 不そ萌の1【上砂l 鳩1図 環2−関 L)(b) 複ffすtモ、り醒1奪シtLr=嘴もイト汎困1像廻
哩改置
の画像処理装置の構成を示す図、第3図は複数のプロセ
ッサを接続した場合を示す図、第4図は複数のメモリを
接続した場合を示す図、第5図は汎用画像処理装置の構
成を示す図、第6図はプロセッサを外部に置く方式を示
す図、第7図はメモリを外部に置く方式を示す図、第8
図は第6図に拡張メモリを接続した場合を示す図、第9
図は第7図に拡張プロセッサを接続した場合を示す図で
ある。 1−i (i=1.2・・・)・・・フレーム・メモ
リ、2・・・拡張メモリ、3・・・画像プロセッサ、4
・・・拡張プロセッサ、5・・・汎用画像処理装置本体
、6・・−拡張部、RD・・・リード専用の内部画像デ
ータ・バス、WD・・・ライト専用の画像データ・バス
、UD・・・上側の外部画像データ・バス、DD・・・
下側の外部画像データ・バス、7・・・ドライバ、8・
・・レシーバ、9・・・レシーバ′、10・・・ドライ
バ。 不そ萌の1【上砂l 鳩1図 環2−関 L)(b) 複ffすtモ、り醒1奪シtLr=嘴もイト汎困1像廻
哩改置
Claims (1)
- 【特許請求の範囲】 リード専用の内部画像データ・バス(RD)、ライト専
用の内部画像データ・バス(WD)、フレーム・メモリ
(1−i)及び画像プロセッサ(3)を有する汎用画像
処理装置本体(5)と、 上側の外部画像データ・バス(UD)、下側の外部画像
データ・バス(DD)、拡張メモリ(2)及び拡張プロ
セッサ(4)を有する拡張部(6)と を具備し、 且つリード専用の内部画像データ・バス(RD)と上側
の外部画像データ・バス(UD)との間が、ドライバ(
7)及びレシーバ(9)から構成された双方向性ゲート
手段で接続され、 ライト専用の内部画像データ・バス(WD)と下側の外
部画像データ・バス(DD)との間が、ドライバ(10
)及びレシーバ(8)から構成された双方向性ゲート手
段で接続されていること を特徴とする拡張画像バス接続方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12040086A JPS62276678A (ja) | 1986-05-26 | 1986-05-26 | 拡張画像バス接続方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12040086A JPS62276678A (ja) | 1986-05-26 | 1986-05-26 | 拡張画像バス接続方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62276678A true JPS62276678A (ja) | 1987-12-01 |
Family
ID=14785274
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12040086A Pending JPS62276678A (ja) | 1986-05-26 | 1986-05-26 | 拡張画像バス接続方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62276678A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0239232A (ja) * | 1988-07-28 | 1990-02-08 | Hitachi Ltd | データ処理装置 |
-
1986
- 1986-05-26 JP JP12040086A patent/JPS62276678A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0239232A (ja) * | 1988-07-28 | 1990-02-08 | Hitachi Ltd | データ処理装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4835684A (en) | Microcomputer capable of transferring data from one location to another within a memory without an intermediary data bus | |
EP0242879A2 (en) | Data processor with wait control allowing high speed access | |
JP2591502B2 (ja) | 情報処理システムおよびそのバス調停方式 | |
JPS62276678A (ja) | 拡張画像バス接続方式 | |
JPS60134956A (ja) | 情報処理システム | |
RU1835551C (ru) | Устройство дл обработки данных | |
JPH02211571A (ja) | 情報処理装置 | |
JPH01106158A (ja) | プロセツサ間のデータ通信制御方式 | |
JPS5856891B2 (ja) | 情報処理システム | |
JPH01169564A (ja) | プロセッサ間同期方式 | |
JPH04104355A (ja) | マルチプロセッシング方式 | |
JPS62186344A (ja) | アドレス・マツプド・レジスタ | |
JPH05265932A (ja) | バス制御方式 | |
JPH01207847A (ja) | メモリ間データ転送方式 | |
JPH01121965A (ja) | マイクロプロセッサ | |
JPH05346884A (ja) | データ記憶更新方法およびその装置 | |
JPH0281156A (ja) | リクエストバッファ入力制御回路 | |
JPS61264419A (ja) | キヤパシタンスメモリによるバス接続方式 | |
JPS63158660A (ja) | マルチプロセツサバス制御方式 | |
JPS6010366A (ja) | 主記憶装置 | |
JPS61184658A (ja) | 分散制御方式 | |
JPH02171949A (ja) | Dma転送方式 | |
JPS63257856A (ja) | シリアル通信方式 | |
JPS6388669A (ja) | Cpu間通信装置 | |
JPS62102354A (ja) | アクセス制御方式 |