JPS6227414B2 - - Google Patents

Info

Publication number
JPS6227414B2
JPS6227414B2 JP56140495A JP14049581A JPS6227414B2 JP S6227414 B2 JPS6227414 B2 JP S6227414B2 JP 56140495 A JP56140495 A JP 56140495A JP 14049581 A JP14049581 A JP 14049581A JP S6227414 B2 JPS6227414 B2 JP S6227414B2
Authority
JP
Japan
Prior art keywords
read
memory
segment
word
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56140495A
Other languages
Japanese (ja)
Other versions
JPS5843038A (en
Inventor
Akinori Horikawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP14049581A priority Critical patent/JPS5843038A/en
Publication of JPS5843038A publication Critical patent/JPS5843038A/en
Publication of JPS6227414B2 publication Critical patent/JPS6227414B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
    • G06F9/322—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address
    • G06F9/328—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address for runtime instruction patching
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22—Microcontrol or microprogram arrangements
    • G06F9/26—Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements
    • G06F9/262—Arrangements for next microinstruction selection
    • G06F9/268—Microinstruction selection not based on processing results, e.g. interrupt, patch, first cycle store, diagnostic programs

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)

Description

【発明の詳細な説明】 本発明は、制御記憶装置、特に、マイクロプロ
グラム制御方式のデータ処理装置に使用されマイ
クロプログラムを格納する制御記憶装置に関す
る。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a control storage device, and more particularly to a control storage device that is used in a microprogram-controlled data processing device and stores a microprogram.

一般に、マイクロプログラム制御方式のデータ
処理装置においては、マイクロプログラムは読出
書込可能メモリに格納される場合と、読出専用メ
モリに格納される場合とがある。制御記憶装置に
読出専用メモリを使用するか、読出書込可能メモ
リを使用するかは、それぞれの素子の特質とデー
タ処理装置の用途などによつて決められる。ここ
で、読出専用メモリはデータの不揮発性を有する
という利点があるが、データの変更の困難さを本
質的にもつており、読出書込可能メモリと比べる
とアクセスタイムが大きいという欠点を有してい
る。一方、読出書込可能メモリはデータの揮発性
を有するという欠点があるが、データの変更の容
易さがあり、そしてアクセスタイムが小さいとい
う利点を有している。読出専用メモリはデータの
不揮発性の故に、一般に制御記憶装置においては
マイクロプログラムの格納手段として用いること
が多い。しかし、このような読出専用メモリを用
いる場合には、記憶データの変更に当つて読出専
用メモリの書き直し、または読出専用メモリの交
換が必要となり、多くの時間と費用を要する。こ
のような問題はマイクロプログラム制御方式の大
きな特長の１つである処理の柔軟性を活かすのに
大きな障害となる。 Generally, in a microprogram control type data processing device, the microprogram may be stored in a readable/writable memory or in a read-only memory. Whether a read-only memory or a read/write memory is used as the control storage device is determined depending on the characteristics of each element and the intended use of the data processing device. Here, read-only memory has the advantage of data non-volatility, but it inherently has the difficulty of changing data, and has the disadvantage of longer access time compared to read/write memory. ing. On the other hand, read/write memory has the disadvantage of data volatility, but has the advantage of easy data modification and short access time. Because of the nonvolatile nature of the data, read-only memories are commonly used in control storage devices as a means for storing microprograms. However, when such a read-only memory is used, it is necessary to rewrite or replace the read-only memory when changing stored data, which requires a lot of time and money. Such problems become a major hindrance to taking advantage of processing flexibility, which is one of the major features of the microprogram control system.

従来の制御記憶装置は、データの不揮発性を保
持しつつ、データの変更を容易にするために読出
専用メモリと読出書込可能メモリとを併用し、ま
ず、マイクロプログラムを読出専用メモリに格納
し、読出専用メモリに格納されたマイクロプログ
ラムに変更がある場合には読出書込可能メモリに
マイクロプログラムの変更内容を記憶させ、もう
一つの読出書込可能メモリにそのアドレスと変更
があつたことを示す変更指示ビツトとを記憶し、
読出専用メモリ中の変更されたワードがアクセス
されたときに読み出される変更指示ビツトによ
り、読出専用メモリから読み出したワードの代り
に読出書込可能メモリから読み出したワードに切
り換えるものである。 Conventional control storage devices use a combination of read-only memory and read-write memory to facilitate data modification while maintaining data non-volatility. First, microprograms are stored in read-only memory. If there is a change in the microprogram stored in the read-only memory, the changed contents of the microprogram are stored in the read/writable memory, and the address and change are recorded in the other read/writable memory. memorize the change instruction bits shown,
A change indication bit read when a modified word in the read-only memory is accessed causes the word read from the read-write memory to be substituted for the word read from the read-only memory.

しかし、従来のこのような制御記憶装置は、読
出専用メモリに記憶した任意のワードを変更する
ための変更可能ワード数に対して読出書込可能メ
モリの記憶が多量に必要であり、読出専用メモリ
に格納したワードのうち変更された変更ワードが
アクセスされたことを検出するためのハードウエ
アの規模が大きくなる等のため、経済的な装置に
よつて多くのワードの変更を可能とすることはで
きなかつた。 However, such conventional control storage devices require a large amount of read/write memory storage for the number of words that can be changed in order to change any word stored in the read-only memory. It is difficult to make it possible to change a large number of words using an economical device, because the scale of the hardware required to detect that a changed word has been accessed among the words stored in the memory is large. I couldn't do it.

一方、マイクロプログラムの変更は１つの変更
要因に対して連続または近接した数ワードにも及
ぶことがあり、従つて数個の変更要因に対するマ
イクロプログラムの変更を行うだけでもその何倍
かのワードの変更がともなう。これによつて従来
の装置が非常に効率の低下した状態で使用されて
いることが判るであろう。 On the other hand, changes to the microprogram may involve several consecutive or adjacent words for one change factor, and therefore, even if the microprogram is changed for just a few change factors, the number of words will be several times that number. Changes will be made. It will be appreciated that this results in prior art devices being used with greatly reduced efficiency.

すなわち、従来の制御記憶装置は代替セグメン
トアドレスの他にセグメントごとに変更指示ビツ
トを記憶しなければならないという欠点があつ
た。 That is, the conventional control storage device has the disadvantage that, in addition to the alternative segment address, a change instruction bit must be stored for each segment.

本発明の目的はセグメントごとに記憶させる変
更指示ビツトをなくして記憶容量を削減し簡単な
構成で読出専用メモリ内の任意のセグメントの変
更ができ、かつ多くのマイクロプログラムの変更
項目に容易に対処できる経済的なデータ処理装置
用の制御記憶装置を提供することにある。 The purpose of the present invention is to eliminate change instruction bits that are stored in each segment to reduce storage capacity, to make it possible to change any segment in read-only memory with a simple configuration, and to easily deal with changes in many microprograms. An object of the present invention is to provide an economical control storage device for a data processing device.

本発明の制御記憶装置は、セグメントアドレス
とセグメント内ワードアドレスとによつてアクセ
スされワードを読み出す読出専用メモリと、前記
セグメントアドレスによつてアクセスされ前記読
出専用メモリ内のセグメント数に等しいワード数
の代替セグメントアドレスを読み出し書き込む第
１のメモリと、前記代替セグメントアドレスと前
記セグメント内ワードアドレスとによつてアクセ
スされ前記読出専用メモリ内のセグメント数より
少ないセグメント数よりなる変更セグメントに含
まれる変更ワードを読み出し書き込む第２のメモ
リと、前記代替セグメントアドレスが特定セグメ
ントアドレスでないときにセグメント変更指示情
報を出力する特定アドレス検出手段と、前記セグ
メント変更指示情報が供給されたときに前記読出
専用メモリからの読み出したワードの代りに前記
第２のメモリから読み出した変更リードを出力す
る切換器とで構成される。 The control storage device of the present invention includes a read-only memory for reading words accessed by segment addresses and intra-segment word addresses, and a read-only memory for reading words accessed by segment addresses and for reading words in the read-only memory accessed by the segment addresses. a first memory for reading and writing alternate segment addresses; a modified word contained in a modified segment accessed by the alternate segment address and the intra-segment word address and having a number of segments less than the number of segments in the read-only memory; a second memory for reading and writing; a specific address detection means for outputting segment change instruction information when the alternative segment address is not a specific segment address; and reading from the read-only memory when the segment change instruction information is supplied. and a switching device that outputs a modified read read from the second memory instead of the word read from the second memory.

すなわち、本発明の制御記憶装置は、セグメン
トアドレスとセグメント内ワードアドレスとから
なるアドレス情報によつてアクセスされる読出専
用メモリと、前記アドレス情報のうちのセグメン
トアドレスによつてアクセスされ、前記読出専用
メモリ内のセグメント数と等しいワード数の代替
セグメントアドレスを読み出し書き込む第１のメ
モリと前記第１のメモリから読み出された代替セ
グメントアドレスと前記セグメント内ワードアド
レスとによつてアクセスされ前記読出専用メモリ
内のセグメント数より少ないセグメント数よりな
る変更セグメントの変更ワードを読み出し書き込
む第２のメモリと、前記第１のメモリから読み出
される代替セグメントアドレスが特定セグメント
アドレスであるかどうかに従つて前記読出専用メ
モリからの読出情報と前記第２のメモリからの読
出情報とを選択的に切り替えて出力する切替器と
によつて構成される。 That is, the control storage device of the present invention includes a read-only memory that is accessed by address information consisting of a segment address and an intra-segment word address, and a read-only memory that is accessed by the segment address of the address information and that is accessed by the read-only memory. a first memory for reading and writing alternate segment addresses of a number of words equal to the number of segments in the memory; and the read-only memory accessed by the alternate segment addresses read from the first memory and the intra-segment word addresses. a second memory for reading and writing modified words of a modified segment having a number of segments less than the number of segments in the first memory; and a switch that selectively switches and outputs the read information from the second memory and the read information from the second memory.

次に、本発明の実施例について図面を参照しつ
つ具体的に説明する。 Next, embodiments of the present invention will be specifically described with reference to the drawings.

第１図は本発明の一実施例を示すブロツク図
で、以下の説明では読出専用メモリROMは213ワ
ード×16ビツトの読出専用メモリであり、読出書
込可能メモリRWM１は29ワード×４ビツトの読
出書込可能メモリであり、読出書き込可能メモリ
RWM２は28ワード×16ビツトの読出書込可能な
メモリであるとして説明する。 FIG. 1 is a block diagram showing an embodiment of the present invention. In the following explanation, the read-only memory ROM is a 213- word x 16-bit read-only memory, and the read/write memory RWM1 is a 29 -word x 4-bit read-only memory. Bit readable/writable memory, readable/writable memory
The following description assumes that RWM2 is a 28 word x 16 bit readable and writable memory.

読出専用メモリROMは９ビツトのセグメント
アドレス１００と４ビツトのセグメント内ワード
アドレス１０１とによつてアクセスされ、16ビツ
トからなるワード１０２を出力する。 The read-only memory ROM is accessed by a 9-bit segment address 100 and a 4-bit intra-segment word address 101, and outputs a 16-bit word 102.

読出書込可能メモリRWM１はセグメントアド
レス１００によつてアクセスされ供給された代替
セグメントアドレス２００を記憶し、読み出して
代替セグメントアドレス２０１を出力する。 The read/write memory RWM1 stores an alternative segment address 200 accessed and supplied by the segment address 100, and reads out and outputs an alternative segment address 201.

デコーダDECは読出書込可能メモリRWM１か
ら読み出した代替セグメントアドレス２０１が読
出専用メモリROMから対応して読み出されたワ
ード１０２が変更さるべきワードを含む変更セグ
メントであることを示す特定セグメントアドレス
（例えば全ビツト“０”）でないときにセグメント
変更指示情報２０２（例えば“１”）を出力する
もので、ワード１０２が変更を要しないワードの
みからなるセグメントであれば代替セグメントア
ドレス２０１が特定セグメントアドレスになつて
おり、セグメント変更指示情報２０２は出力され
ない（例えば“０”となつている。）。 The decoder DEC determines that the alternative segment address 201 read from the read/write memory RWM1 is a specific segment address (e.g. The segment change instruction information 202 (for example, "1") is output when all bits are not "0"), and if the word 102 is a segment consisting only of words that do not require modification, the alternative segment address 201 is set to a specific segment address. The segment change instruction information 202 is not output (for example, it is "0").

読出書込可能メモリRWM２は読出書込可能メ
モリRWM１から読み出された代替セグメントア
ドレス２０１と前記セグメント内ワードアドレス
１０１とによつてアクセスされ16ビツトの変更セ
グメントの内容、すなわち、変更ワード３００を
記憶し読み出して変更ワード３０１を出力する。 The read/write memory RWM2 is accessed by the alternative segment address 201 read from the read/write memory RWM1 and the intra-segment word address 101, and stores the contents of the 16-bit modified segment, that is, the modified word 300. The modified word 301 is output.

ワード１０２と変更ワード３０１とは切替器
MPXに加えられ、別に導かれたセグメント変更
指示情報２０２が供給（例えば“１”）されれば
切替器MPXは出力ワード４００として読出専用
メモリROMからのワード１０２を出力し、セグ
メント変更指示情報２０２が供給されていない
（例えば“０”）場合には読出書込可能メモリ
RWM２からの変更ワード３０１を出力する。 Word 102 and change word 301 are switchers
If segment change instruction information 202 added to MPX and separately led is supplied (for example, "1"), the switch MPX outputs word 102 from the read-only memory ROM as output word 400, and the segment change instruction information 202 is not supplied (for example, “0”), the read/write memory
Output the change word 301 from RWM2.

上記のように読出書込可能メモリRWM１は読
出専用メモリROMに供給されるセグメントアド
レス１００でのみアクセスされることから判るよ
うに、読出専用メモリROM内のセグメント数に
等しいワード数を持つている。 The read/write memory RWM1 has a number of words equal to the number of segments in the read-only memory ROM, as can be seen from the fact that it is accessed only with the segment address 100 supplied to the read-only memory ROM as described above.

マイクロプログラムに変更の必要がない場合、
読出書込可能メモリRWM１に記憶されるすべて
の代替セグメントアドレス２００は特定セグメン
トアドレス（例えば全ビツト“０”）に設定され
る。もし、マイクロプログラムに変更の必要が生
じた時には、読出専用メモリROM内の変更セグ
メントに対応する読出書込可能メモリRWM１に
記憶される代替セグメントアドレス２００は変更
セグメントの内容である変更ワードを格納する読
出書込可能メモリRWM２をアクセスするために
特定セグメントアドレスでない代替セグメントア
ドレス２００（例えば全ビツト“０”でない）が
書き込まれる。読出書込可能メモリRWM２には
記憶される変更ワード３００を含む変更セグメン
トが書き込まれる。 If there is no need to change the microprogram,
All alternative segment addresses 200 stored in the read/write memory RWM1 are set to specific segment addresses (eg, all bits "0"). If it is necessary to change the microprogram, the alternative segment address 200 stored in the read/write memory RWM1 corresponding to the changed segment in the read-only memory ROM stores the changed word that is the content of the changed segment. In order to access the read/write memory RWM2, an alternative segment address 200 that is not a specific segment address (for example, all bits are not "0") is written. A modified segment containing the stored modified word 300 is written to the read/write memory RWM2.

なお、変更セグメントをいずれのセグメントに
格納するかの選択は読出書込メモリRWM２内の
未使用セグメントの中から任意に選べばよい。 Note that the changed segment may be stored in any segment from among the unused segments in the read/write memory RWM2.

次に、第１図に示す制御記憶装置における読出
動作について説明する。 Next, a read operation in the control storage device shown in FIG. 1 will be explained.

マイクロプログラムの変更のない場合、セグメ
ントアドレス１００とセグメント内ワードアドレ
ス１０１とによつてアクセスされた読出専用メモ
リROMから読み出されるワード１０２は切替器
MPXの一方の入力される。一方読出書込可能メ
モリRWM１はセグメントアドレス１００によつ
てアクセスされるが、代替セグメントアドレス２
００はすべて特定セグメントアドレス（例えば全
ビツト“０”）であるからデコーダDECはセグメ
ント変更指示情報２０２を出力せず切替器MPX
は読出専用メモリROMから読み出したワード１
０２を出力ワード４００として出力する。このよ
うにマイクロプログラムに変更がない場合には読
出専用メモリROM内に記憶されたマイクロ命令
がそのまま出力される。 If there is no change in the microprogram, the word 102 read from the read-only memory ROM accessed by the segment address 100 and the intra-segment word address 101 is the switch.
One input of MPX is input. On the other hand, read/write memory RWM1 is accessed by segment address 100, but alternative segment address 2
Since all 00 are specific segment addresses (for example, all bits are "0"), the decoder DEC does not output the segment change instruction information 202 and the switch MPX
is word 1 read from read-only memory ROM
02 as output word 400. In this way, if there is no change in the microprogram, the microinstructions stored in the read-only memory ROM are output as they are.

次に、マイクロプログラムに変更がある場合に
ついて説明する。 Next, a case where there is a change in the microprogram will be explained.

この場合においても読出専用メモリROM内の
変更されていないセグメントがアクセスされたと
きには、前述のマイクロプログラムの変更のない
場合の読出動作と同様に読出専用メモリから読み
出したマイクロプログラムが読み出されて出力さ
れる。これに反し、読出専用メモリROM内の変
更セグメントがアクセスされると、変更セグメン
トに該当する読出書込可能メモリRWM１内のワ
ードに記憶された代替セグメントアドレス２００
が読み出されるが、この場合には特定セグメント
アドレス（例えば全ビツト“０”）ではないため
セグメント変更指示情報２０２が出力される。そ
れゆえ、読出書込可能メモリRWM２は代替セグ
メントアドレス２０１およびセグメント内ワード
アドレス１０１とによつてアクセスされ記憶して
いる変更セグメントの内容を読み出し変更ワード
３０１を出力する。この時、セグメント変更指示
情報２０２は前述のように出力されているから出
力ワード４００としては読出書込可能メモリ
RWM２から読み出した変更ワード３０１が出力
される。 Even in this case, when an unmodified segment in the read-only memory ROM is accessed, the microprogram read from the read-only memory is read and output in the same way as the read operation in the case where the microprogram has not been modified. be done. On the other hand, when a modified segment in the read-only memory ROM is accessed, the alternate segment address 200 stored in the word in the read-writable memory RWM1 corresponding to the modified segment is
is read out, but in this case, since it is not a specific segment address (for example, all bits are "0"), segment change instruction information 202 is output. Therefore, the read/write memory RWM2 reads the contents of the modified segment accessed and stored by the alternative segment address 201 and the intra-segment word address 101 and outputs the modified word 301. At this time, since the segment change instruction information 202 has been output as described above, the output word 400 is a readable/writable memory.
The modified word 301 read from RWM2 is output.

このように変更セグメントがアクセスされると
読出専用メモリROMから読み出したワード１０
２の代りに読出書込可能メモリRWM２から読み
出した変更ワード３０１が出力ワード４００とし
て読み出される。 When the modified segment is accessed in this way, word 10 read from the read-only memory ROM
2, the modified word 301 read from the read/write memory RWM2 is read out as the output word 400.

本発明の制御記憶装置は、マイクロプログラム
の変更をセグメント単位で扱いプログラムの変更
後のセグメントの内容を読み出書込可能メモリ
RWM２に格納し読出書込可能メモリRWM１か
ら読み出した代替セグメントアドレスにより変更
が行われたセグメントへのアクセスに対する読出
書込可能メモリRWM２内における変更後のセグ
メントの格納位置を指示し、読み出した代替セグ
メントアドレスが特定セグメントアドレスでない
ことによりワードの変更があつたことを検出して
読出専用メモリROMの記憶情報の代りに読出書
込可能メモリRWM２の記憶情報を読み出すこと
により記憶容量の削減を行うとともにハードウエ
アの簡単な構成で実質的に多くのマイクロプログ
ラムの変更に対処しうるという効果がある。 The control storage device of the present invention handles microprogram changes in segment units and reads and writes the contents of segments after the program has been changed.
The alternative segment address stored in RWM2 and read from the read/write memory RWM1 indicates the storage location of the changed segment in the read/write memory RWM2 for access to the changed segment, and the read alternative segment It detects that a word has been changed because the address is not a specific segment address, and reads the information stored in the read/write memory RWM2 instead of the information stored in the read-only memory ROM, thereby reducing the storage capacity and This has the advantage that it is possible to deal with changes in many microprograms with a simple configuration of the software.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は本発明の一実施例を示すブロツク図で
ある。 ROM……読出専用メモリ、RWM１……読出書
込可能メモリ、RWM２……読出書込可能メモ
リ、DEC……デコーダ、MPX……切替器、１０
０……セグメントアドレス、１０１……セグメン
ト内ワードアドレス、１０２……ワード、２００
……代替セグメントアドレス、２０１……代替セ
グメントアドレス、２０２……セグメント変更指
示情報、３００……変更ワード、３０１……変更
ワード、４００……出力ワード。 FIG. 1 is a block diagram showing one embodiment of the present invention. ROM...read-only memory, RWM1...readable/writable memory, RWM2...readable/writable memory, DEC...decoder, MPX...switcher, 10
0...Segment address, 101...Word address within segment, 102...Word, 200
... Alternative segment address, 201... Alternative segment address, 202... Segment change instruction information, 300... Change word, 301... Change word, 400... Output word.

Claims (1)

【特許請求の範囲】[Claims] １ セグメントアドレスとセグメント内ワードア
ドレスとによつてアクセスされワードを読み出す
読出専用メモリと、前記セグメントアドレスによ
つてアクセスされ前記読出専用メモリ内のセグメ
ント数に等しいワード数の代替セグメントアドレ
スを読み出し書き込む第１のメモリと、前記代替
セグメントアドレスと前記セグメント内ワードア
ドレスとによつてアクセスされ前記読出専用メモ
リ内のセグメント数より少ないセグメント数より
なる変更セグメントに含まれる変更ワードを読み
出し書き込む第２のメモリと、前記代替セグメン
トアドレスが特定セグメントアドレスでないとき
にセグメント変更指示情報を出力する特定アドレ
ス検出手段と、前記セグメント変更指示情報が供
給されたときに前記読出専用メモリから読み出し
たワードの代りに前記第２のメモリから読み出し
た変更ワードを出力する切換器とを含むことを特
徴とする制御記憶装置。1 a read-only memory accessed by a segment address and a word-in-segment address to read a word, and a read-only memory accessed by said segment address to read and write an alternate segment address of a number of words equal to the number of segments in said read-only memory; a second memory for reading and writing modified words contained in modified segments accessed by the alternate segment address and the intra-segment word address and having a number of segments less than the number of segments in the read-only memory; , specific address detection means for outputting segment change instruction information when the alternative segment address is not a specific segment address; and a switch that outputs a change word read from the memory of the control storage device.
JP14049581A 1981-09-07 1981-09-07 Control storage device Granted JPS5843038A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14049581A JPS5843038A (en) 1981-09-07 1981-09-07 Control storage device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14049581A JPS5843038A (en) 1981-09-07 1981-09-07 Control storage device

Publications (2)

Publication Number Publication Date
JPS5843038A JPS5843038A (en) 1983-03-12
JPS6227414B2 true JPS6227414B2 (en) 1987-06-15

Family

ID=15269949

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14049581A Granted JPS5843038A (en) 1981-09-07 1981-09-07 Control storage device

Country Status (1)

Country Link
JP (1) JPS5843038A (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51121230A (en) * 1975-04-17 1976-10-23 Nec Corp A control memory system
JPS5458316A (en) * 1977-10-19 1979-05-11 Nec Corp Control memory unit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51121230A (en) * 1975-04-17 1976-10-23 Nec Corp A control memory system
JPS5458316A (en) * 1977-10-19 1979-05-11 Nec Corp Control memory unit

Also Published As

Publication number Publication date
JPS5843038A (en) 1983-03-12

Similar Documents

Publication Publication Date Title
JPH0411957B2 (en)
US4805092A (en) Electronic circuit for extending the addressing capacity of a processor
US6532529B1 (en) Microcomputer including flash memory overwritable during operation and operating method thereof
JPS6227414B2 (en)
JPS6045994A (en) Information storing method by prom
JPS6049334B2 (en) control storage
JPH0792734B2 (en) Memory device
JPS588357A (en) Control storage device
JPS61155815A (en) Recorder
JPS6357819B2 (en)
SU964731A1 (en) Buffer storage device
KR950010594Y1 (en) A semiconductor memory system
JPH03191450A (en) Defective chip substituting circuit for memory card
JPS607678A (en) Memory constitution system
JPS586970B2 (en) ROM address sequence control method
KR900003148B1 (en) Monitor interface system for storing image data transiently
SU1104582A1 (en) Storage
JPH0217549A (en) Data processor
JPH04171549A (en) High speed reading method for memory system
JPS60117353A (en) Substitute memory control method of memory
JPS6320631A (en) Register selecting system
KR890000963A (en) Data processing systems
JPS61157955A (en) Tag control system
JPH07254290A (en) Eeprom circuit
JPS6246493A (en) Semiconductor integrated circuit device