SU1104582A1 - Storage - Google Patents
Storage Download PDFInfo
- Publication number
- SU1104582A1 SU1104582A1 SU833559992A SU3559992A SU1104582A1 SU 1104582 A1 SU1104582 A1 SU 1104582A1 SU 833559992 A SU833559992 A SU 833559992A SU 3559992 A SU3559992 A SU 3559992A SU 1104582 A1 SU1104582 A1 SU 1104582A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- outputs
- trigger
- register
- address
- Prior art date
Links
Abstract
ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО , содержащее накопитель, адресные входы которого соединены с выходом дешифратора адреса, входы которого подключены к выходам первого регистра адреса, усилители считывани , входы которых соединены с разр дными выходами накопител , а выходы - с одними из входов коммутатора и информационными входами регистра регенерации, выходы которого подключены к входам записи накопител , блок управлени , входы которого соединены с выходами второго регистра адреса, а выходы- с управл ющими входами коммутатора, выходы которого вл ютс выходами устройства , отличающеес тем, что, с целью упрощени устройства, в него введены дещифратор номера корректируемого слова, триггер записи единиц, триггер записи нулей, триггер режима коррекции и триггеры номера корректируемого слова, выходы которых подключены к информационным входам дешифратора номера корректируемого слова , управл ющий вход которого соединен с выходом триггера режима коррекции, причем выходы триггера записи единиц, триггера записи нулей и дешифратора номера корректируемого слова подключены соответственно к управл ющим входам регистра регенерации, входы коррекции ко§ торого соединены с выходами коммутатора, другие входы которого вл ютс инфорс мационными входами устройства, управл ющими входами которого вл ютс входы триггеров записи единиц, записи нулей, режима коррекции и номера корректируемого слова.A STORAGE DEVICE containing a drive, the address inputs of which are connected to the output of the address decoder, the inputs of which are connected to the outputs of the first address register, read amplifiers, the inputs of which are connected to the discharge outputs of the storage device, and the outputs from one of the switch inputs and information of the regeneration register, the outputs of which are connected to the storage inputs of the storage unit, the control unit, whose inputs are connected to the outputs of the second address register, and the outputs to the control inputs of the switch, the outputs of which are These are outputs of a device, characterized in that, in order to simplify the device, a defaulter of the word number to be corrected, a trigger for writing units, a trigger for writing zeroes, a trigger for the correction mode, and triggers for the number of the word being corrected, the outputs of which are connected to the information inputs of the decoder of the corrected number the word, the control input of which is connected to the output of the trigger of the correction mode, and the outputs of the trigger for writing units, the trigger for writing zeros and the decoder for the number of the word to be corrected are connected corresponding to the control inputs of the regeneration register, the correction inputs of which are connected to the outputs of the switch, the other inputs of which are the information inputs of the device, the control inputs of which are the triggers for writing units, writing zeros, correction mode and the number of the word to be corrected.
Description
0101
00 to00 to
Изобретение относитс к вычислительной технике и может быть использовано в вычислительных устройствах и системах обработки информации.The invention relates to computing and can be used in computing devices and information processing systems.
Известно устройство, которое содержит дешифратор адреса, входы которого соединены с регистром адреса, накопитель, нерва группа входов записи которого соединена с первой группой выходов регистра регенерации, блок усилителей считывани , перва группа выходов которого соединена с первой группой входов регистра регенерации и адреса слова, соединенный с первыми входами блока управлени , обладающа избытком оборудовани 1.A device is known which contains an address decoder whose inputs are connected to an address register, a drive, a nerve group of write inputs of which is connected to the first group of outputs of the regeneration register, a block of read amplifiers, the first group of outputs of which is connected to the first group of inputs of the regeneration register and the word addresses connected with the first inputs of the control unit, possessing an excess of equipment 1.
Недостатком этого устройства вл етс сложность.A disadvantage of this device is complexity.
Наиболее близким техническим решением к изобретению вл етс запоминаюплее устройство , содержащее дешифратор адреса, входы которого соединены с регистром адреса , накопитель, перва группа входов записи которого соединена с первой группой регистра регенерации, блок усилителей считывани , перва группа выходов которого соединена с информационными входами блока ключей коммутации, выходы которого соединены с первой группой входов регистра регенерации и регистр адреса слова, втора группа входов регистра регенерации соединена с выходом регистра адреса слова, втора группа выходов блока усилителей считывани соединена со вторыми входами блока управлени , выходы которого подключены к управл ющим входам блока ключей коммутации, а втора группа выходов регистра регенерации соединена со второй группой входов записи накопител 2.The closest technical solution to the invention is a memory device comprising an address decoder, the inputs of which are connected to the address register, a drive, the first group of write inputs of which is connected to the first group of the regeneration register, a read amplifier unit, the first group of outputs of which is connected to information inputs of the key block switching, the outputs of which are connected to the first group of inputs of the register of regeneration and the register of the address of the word, the second group of inputs of the register of regeneration is connected to the output ohm word address register, the second group of outputs of the read amplifier section is connected to the second inputs of the control unit, the outputs of which are connected to the control inputs of the switch key block, and the second group of outputs of the regeneration register is connected to the second group of write inputs of the storage device 2.
Недостатком известного устройства вл етс избыток оборудовани , обусловленный необходимостью хранить в накопителе указатель положени информации в чейке пам ти, и отсутствие возможности мен ть информацию отдельного элементарного слова без предварительной обработки информации вне запоминающего устройства .A disadvantage of the known device is an excess of equipment, due to the need to store in the storage device the position indicator of information in the memory cell, and the inability to change the information of a single elementary word without preliminary processing of information outside the storage device.
Целью изобретени вл етс упрощение устройства.The aim of the invention is to simplify the device.
Поставленна цель достигаетс тем, что в запоминающее устройство, содержащее накопитель, адресные входы которого соединены с выходом дешифратора адреса, входы которого подключены к выходам первого регистра адреса, усилители считывани , входы которых соединены с разр дными выходами накопител , а выходы - с одними из входов коммутатора и информационными входами регистра регенерации, выходы которого подключены к входам записи накопител , блок управлени , входы которого соединены с выходами второго регистра адреса, а выходы - с управл ющими входами коммутатора, выходы которого вл ютс выходами устройства, введены дешифратор номера корректируемого слова, триггер записи единиц, триггер записи нулей, триггер режима коррекции и триггеры номера корректируемого слова,The goal is achieved by the fact that in a memory device containing a drive, the address inputs of which are connected to the output of the address decoder, the inputs of which are connected to the outputs of the first address register, read amplifiers, the inputs of which are connected to the bit outputs of the drive, and the outputs from one of the inputs the switch and information inputs of the regeneration register, the outputs of which are connected to the recording inputs of the accumulator, the control unit, the inputs of which are connected to the outputs of the second address register, and the outputs - with the control switch their inputs, whose outputs are the outputs of the device are introduced decoder corrected the word number, unit recording trigger zeros recording trigger correction mode trigger and triggers the corrected word number,
выходы которых подключены к информационным входам дешифратора номера корректируемого слова, управл ющий вход которого соединен с выходом триггера режима коррекции, причем выходы триггера записиthe outputs of which are connected to the information inputs of the decoder of the word number to be corrected, the control input of which is connected to the output of the trigger of the correction mode, and the outputs of the recording trigger
единиц, триггера записи нулей и дешифратора номера корректируемого слова подключены соответственно к управл ющим входам регистра регенерации, входы коррекции которого соединены с выходами коммутатора , другие входы которого вл ютс units, the zero record trigger and the decoder of the corrected word number are connected respectively to the control inputs of the regeneration register, the correction inputs of which are connected to the switch outputs, the other inputs of which are
информационными входами устройства, управл ющими входами которого вл ютс входы триггеров записи единиц, записи нулей , режима коррекции и номера корректируемого слова.the information inputs of the device whose control inputs are the triggers for writing units, writing zeros, correction mode, and the number of the word to be corrected.
0 На чертеже приведена функциональна схема предлагаемого запоминающего устройства .0 The drawing shows a functional diagram of the proposed storage device.
Устройство содержит накопитель 1, дешифратор 2 адреса, первый регистр 3 адре5 са, усилители 4 считывани , коммутатор 5, блок 6 управлени , второй регистр 7 адреса , регистр 8 регенерации.The device contains an accumulator 1, an address decoder 2, a first adress register 3, a read amplifier 4, a switch 5, a control unit 6, a second address register 7, a regeneration register 8.
На чертеже обозначены выходы 9 и информационные входы 10 устройства, управл ющие входы 11 коммутатора. УстройствоIn the drawing, the outputs 9 and the information inputs 10 of the device that control the inputs 11 of the switch are indicated. Device
содержит также триггер 12 записи единиц, триггер 13 записи нулей, триггер 14 режима коррекции и триггеры 15 номера корректируемого слова. also contains the trigger 12 unit entries, the trigger 13 zero entries, the trigger 14 correction mode and triggers 15 numbers of the corrected word.
На чертеже обозначены также управл ющие входы 16 устройства. Устройство содержит дешифратор 17 номера корректируемого слова.The drawing also indicates the control inputs 16 of the device. The device contains a decoder 17 of the number of the corrected word.
Устройство работает следующим образом. Адрес выбираемого слова состоит из адреса чейки накопител 1 и адреса словаThe device works as follows. The address of the selected word consists of the address of the accumulator cell 1 and the address of the word
0 в чейке. Адрес чейки из регистра 3 поступает в дешифратор 2 дл выборки всей группы из К элементарных слов (где К - целое число). Адрес слова в чейке из регистра 7 поступает на входы блока 6. Считанна информаци , состо ща из К эле5 ментарных слов, с выходов усилителей 4 поступает на первые информационные входы регистра 8 и на одни из входов коммутатора 5. На каждый из выходов 9 коммутатор 5 пропускает только ту группу из гп раз .. р дов, номер которой определен управл ющим сигналом на выходе 11 блока 6, при этом с выходов ком.мутатора 5 на выходы 9 устройства поступает информаци с циклическим сдвигом на j m разр дов (где i 0,1,2,..., К,-1 - номер, m - число раз5 р дов элементарного слова). В результате на выходах 9 устройства информации принимает вид, необходимый дл дальнейшего использовани , а содержимое чейки нако0 in the cell. The address of the cell from register 3 enters the decoder 2 for sampling the entire group of K elementary words (where K is an integer). The address of the word in the cell from register 7 is fed to the inputs of block 6. The read information, consisting of K elementary words, from the outputs of amplifiers 4 is fed to the first information inputs of register 8 and to one of the inputs of switch 5. Each of outputs 9 is switch 5 passes only that group of rp times .. rows, the number of which is determined by the control signal at output 11 of block 6, while from the outputs of the switch 5 to the outputs 9 of the device information is received with a cyclic shift by jm bits (where i 0, 1,2, ..., K, -1 - number, m - number of times 5 rows of elementary s fishing gear). As a result, at the outputs 9 of the device information takes the form necessary for further use, and the contents of the cell at
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833559992A SU1104582A1 (en) | 1983-02-28 | 1983-02-28 | Storage |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833559992A SU1104582A1 (en) | 1983-02-28 | 1983-02-28 | Storage |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1104582A1 true SU1104582A1 (en) | 1984-07-23 |
Family
ID=21052239
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU833559992A SU1104582A1 (en) | 1983-02-28 | 1983-02-28 | Storage |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1104582A1 (en) |
-
1983
- 1983-02-28 SU SU833559992A patent/SU1104582A1/en active
Non-Patent Citations (1)
Title |
---|
1. Патент FR № 2123040, кл. G 11 С 11/00, опублик. 1972. 2. Авторское свидетельство СССР № 583475, кл. G 11 С 11/00; G 11 С 9/00, 1975 (прототип). * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB1260914A (en) | Memory with redundancy | |
SU1104582A1 (en) | Storage | |
SU970479A1 (en) | Memory with autonomous checking | |
SU936033A1 (en) | Self-checking storage | |
JPS5758280A (en) | Method for making memory address | |
SU959159A1 (en) | On-line storage | |
SU1088073A2 (en) | Storage with error detection | |
SU744738A1 (en) | Self-checking rapid-access storage | |
SU826418A1 (en) | Storage device | |
SU881876A1 (en) | Error detecting storage device | |
SU947912A2 (en) | On-line self-checking storage device | |
SU1130897A2 (en) | Storage with error detection | |
SU920832A1 (en) | Storage device | |
SU1173446A1 (en) | Storage | |
SU903990A1 (en) | Self-checking storage device | |
SU1129655A1 (en) | Storage with error detection | |
JPS57130144A (en) | Image data rotating circuit | |
SU855738A1 (en) | Storage device with detecting single errors | |
SU1261012A1 (en) | Buffer storage | |
SU1529289A1 (en) | Device for substitution of information in permanent memory | |
SU978196A1 (en) | Associative memory device | |
SU382147A1 (en) | ZAPOL \ OTHER DEVICE | |
SU748504A1 (en) | Storage | |
SU429466A1 (en) | STORAGE DEVICE | |
SU1010653A1 (en) | Memory device |