KR950010594Y1

KR950010594Y1 - A semiconductor memory system

Info

Publication number: KR950010594Y1
Application number: KR2019950028064U
Authority: KR
Inventors: 마사지 · 곤도히토시 고토우; 히데히토 우수이
Original assignee: 가부시키가이샤 도시바; 아오이 죠이치
Priority date: 1990-05-28
Filing date: 1995-10-07
Publication date: 1995-12-21

Abstract

내용 없음.No content.

Description

Semiconductor memory system

제1도는 본 고안의 실시예에 따른 EPROM을 이용한 반도체 기억시스템을 나타낸 블록도.1 is a block diagram showing a semiconductor memory system using an EPROM according to an embodiment of the present invention.

제2도는 제1도에 도시한 실시예의 변형례를 나타낸 블록도.FIG. 2 is a block diagram showing a modification of the embodiment shown in FIG.

제3도는 종래의 EPROM을 이용한 반도체 기억시스템을 나타낸 블록도이다.3 is a block diagram showing a semiconductor memory system using a conventional EPROM.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

7,19,21 : EPROM 9 : 기록제어장치7,19,21: EPROM 9: recording control device

11 : 뱅크절환 제어장치 13 : 기록횟수 기억영역11: bank switching control device 13: recording frequency storage area

15 : 기록개시ㆍ기록종료 어드레스 기억영역15: Recording start and recording end address storage area

17 : CPU17: CPU

[산업상의 이용분야][Industrial use]

본 고안은 반도체 기억시스템에 관한 것으로, 특히 EPROM을 이용한 바꿔 기록하기(再記錄)가 가능한 반도체 기억시스템에 관한 것이다.The present invention relates to a semiconductor memory system, and more particularly, to a semiconductor memory system that can be recorded by using an EPROM.

[종래의 기술 및 그 문제점][Traditional Technology and Problems]

독출을 주된 동작으로 삼고 있는 불휘발성 메모리(ROM)는 데이터를 기록하는 방법에 따라 마스크ROM, EPROM, E²PROM의 3종류로 분류된다. 그중 마스크 ROM은 염가이면서 대용량이지만, 바꿔 기록하기가 불가능하다. 그리고 EPROM은 버꿔 기록하기가 가능하지만, 데이터 소거에 있어서는 일단 보오드로부터 빼내어 자외선을 조사(照射)하지 않으면 안되므로 수고와 시간 및 경비가 든다. 또, 상기 E²PROM은 전시적로 바꿔 기혹하기가 가능하지만, 소자 자체가 비싸다.Nonvolatile memory (ROM) whose main operation is reading is classified into three types of mask ROM, EPROM, and E ² PROM according to a method of writing data. Among them, the mask ROM is inexpensive and large in capacity, but cannot be changed. In addition, the EPROM can be written off. However, when erasing data, it must be removed from the board and irradiated with ultraviolet rays. In addition, although the E ² PROM can be changed in a showy way, the device itself is expensive.

기계제어 프로그램이나 패스워드의 변경과 같이 드물게 바꿔 기록하기를 필요로 하는 경우를 위해, 제3도에 나타낸 바와 같은 시스템이 제안되어 있다. 이 시스템으 8K워드 (1024Word×8)의 EPROM(1)을 1K의 뱅크(Bank)로 8분할하여 사용하고, 도합 7회만 바꿔 기록하기가 가능한 메모리로서 사용하고자 하는 것이다. 즉, 8개의 뱅크의 절환을 하는 블록(3)에 1K의 메모리영역을 지정하는 10비트의 어드레스신호 (A0~A9)가 입력되면, 기록횟수를 나타내는 3비트의 신호가 어드레스의 상위에 놓여지고, 기록제어장치(5)에 의해 EPROM(1)의 지정된 뱅크에 기록이 실행된다.A system as shown in FIG. 3 has been proposed for the case where recording is rarely required such as a change of a machine control program or a password. This system intends to use 8K words (1024 Word x 8) of EPROM 1 divided into eight 1K banks and use it as a memory that can be changed only seven times in total. That is, when the 10-bit address signals A0 to A9 that designate the 1K memory area are input to the block 3 for switching the eight banks, a 3-bit signal indicating the number of writes is placed above the address. The recording is carried out in the designated bank of the EPROM 1 by the recording control device 5.

상기 EPROM(1)에는 기록횟수를 기억하는 1워드의 레지스터가 설치되어 있어서 기록을 할 때마다 하위 비트로부터 차례로 1을 기록해 간다. 이 기로횟수는 바꿔 기록하기를 할 때에 기록제어장치 (5)를 매개하여 뱅크절환블록(3)으로 전송되어 이곳에 설치되어 있는 3비트 레지스터에 보존유지된다. 이 3비트가 어드레스의 상위에 부가됨으로써 EPROM(1)내의 기록뱅크가 절환된다.The EPROM 1 is provided with a register of one word that stores the number of writes, so that each time a write is made, one is written in order from the lower bit. The number of times is transferred to the bank switching block 3 via the recording control device 5 when the recording is changed and stored in the 3-bit register installed therein. These three bits are added to the upper side of the address, and the recording bank in the EPROM 1 is switched.

상기한 구성에서는 EPROM의 이용이 다음과 같은 점에서 효율적이지 않다.In the above configuration, the use of EPROM is not efficient in the following points.

우선, 메모리 뱅크는 1K로 결정되어 있어서, 예컨대 500워드밖에 사용하지 않아도 나머지 524워드는 사용할 수 없게 된다. 용량만으로 계산해 보면, 500워드라면 15회의 바꿔 기록하기가 가능하지만, 실제로는 7회의 바꿔 기록하기만이 가능하여 메모리의 절반 이상은 미사용인 채로 되어 버린다. 또, 1회의 최대기록용량도 미리 결정되어 있어서, 1K 이상의 기억은 불가능하다. 이 1회의 용량은 여유를 갖지 않으면 안되고, 따라서 어떻게 하더라도 사용할 수 없는 쓸데 없는 부분이 늘어나게 된다.First, the memory bank is determined to be 1K, so that for example, the remaining 524 words cannot be used even if only 500 words are used. If it calculates only by capacity, 500 words can change 15 times, but in practice, only 7 times can be recorded and more than half of the memory is left unused. Also, the maximum recording capacity of one time is also determined in advance, so that storage of 1K or more is impossible. This one-time capacity must be spared, thus increasing the useless portion that cannot be used anyway.

[고안의 목적][Purpose of designation]

본 고안은 상기한 문제점을 해결하기 위해 이루어진 것으로, 1회의 기록량에 관계없이 EPROM의 데이터 영역을 다 사용할 때까지 데이터를 바꿔 기록할 수 있는 반도체 기억시스템을 제공하고자 함에 그 목적이 있다.The present invention has been made to solve the above problems, and an object thereof is to provide a semiconductor memory system capable of changing and recording data until the data area of the EPROM is used up regardless of the amount of recording once.

[고안의 구성][Composition of design]

상기 목적을 달성하기 위해 본 고안에 따른 반도체 기억시스템은, EPROM 의 데이터 기억영역과, 이 기억영역의 일부에 데이터를 기록하는 제어장치, 이 제어장치에 의해 실행된 기록동작의 횟수를 기억하는 EPROM의 횟수기억 영역, 상기 제어장치에 의해 실행된 기록동작의 상기 EPROM의 데이터 기억영역에서의 기록개시어드레스(記錄開始 Address)와 기록종료어드레스(記錄終了 Address)에 관한 정보를 기록동작마다 별도로 기억하는 EPROM의 어드레스 기억영역, 상기 횟수기억영역에 기억된 횟수에 대응하는 상기 어드레스 기억영역에 기억된 개시어드레스정보를 데이터 호출시에 어드레스 계산의 기초로서 보존유지하고 종료어드레스를 데이터 기록시에 어드레스 계산의 기초로서 보존유지하는 뱅크절환 제어장치를 구비하여 구성되어 있다.In order to achieve the above object, the semiconductor memory system according to the present invention includes a data storage area of an EPROM, a control device for recording data in a part of the memory area, and an EPROM for storing the number of recording operations performed by the control device. The number of recording start addresses and the recording end address in the data storage area of the EPROM of the recording operation executed by the control device, separately stored for each recording operation. The start address information stored in the address storage area corresponding to the number stored in the address storage area of the EPROM and the number storage area is retained as a basis for address calculation at the time of data call, and the end address is stored at the time of data writing. It is comprised by the bank switching control apparatus hold | maintained as a basis.

[작용][Action]

상기와 같이 구성된 본 고안에 따른 반도체 기억시스템에 있어서는, EPROM의 기록횟수 기억영역과, 기록동작마다 기록개시어드레스와 기록종료어드레스를 기억하는 영역을 설치하고, 기록동작은 전회(前回)의 기록종료어드레스의 다음의 어드레스로부터 실행한다.In the semiconductor memory system according to the present invention configured as described above, a write count storage area of the EPROM and a record storage address and a write end address storage area are provided for each write operation, and the write operation is completed before the previous operation. Execution starts from the address following the address.

따라서, 데이터를 버꿔 기록할 때에 EPROM내에 미사용의 메모리영역이 생기지 않아 1회의 기록데이터량에 관계없이 메모리영역 전체를 다 사용할 수 있게 된다.As a result, unused memory areas are not created in the EPROM when data is written out, and the entire memory area can be used regardless of the amount of data written once.

[실시예]EXAMPLE

이하, 예시도면을 참조하여 본 고안의 실시예를 상세히 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

제1도에 본 고안의 실시예를 도시하였다. 이 실시예의 반도체 기억시스템은, EPROM (7)과 기록제어장치(9) 및 뱅크절환 제어장치(11)로 이루어져 있다. 상기 EPROM(7)에는 8192워드(Word)의 데이터기록영역 외에, 13워드(바이트)에 대응하는 기록횟수 기억영역(13)과 208워드에 대응하는 기록개시ㆍ기록종료어드레스 기억영역(15)이 형성되어 있다.1 illustrates an embodiment of the present invention. The semiconductor memory system of this embodiment includes an EPROM 7, a recording control device 9, and a bank switching control device 11. In addition to the data recording area of 8192 words (Word), the EPROM 7 includes a recording frequency storage area 13 corresponding to 13 words (bytes) and a recording start / recording address storage area 15 corresponding to 208 words. Formed.

상기 기록횟수 기억영역(13)은 104개의 비트에 정보를 기록할 때마다 차례로 1을 기록해 간다. 따라서, 104회째의 기록후에는 모든 비트가 1로 된다. 또, 기록개시ㆍ기록종료어드레스 기억영역(15)은 8192워드의 어드레스를 지정하는데 2워드를 필요로 하기 때문에, 208워드의 기억용량으로 104회의 기록에 대응하게 된다. 한편, 개시어드레스정보는 개시어드레스를 그대로 기억해 놓지만, 기록종료어드레스정보는 종료어드레스에 1을 더해서 기억해 놓는다.The recording frequency storage area 13 records 1 in order every time information is recorded in 104 bits. Therefore, after the 104th write, all the bits are set to one. In addition, since the recording start / recording address storage area 15 requires two words to designate an address of 8192 words, it corresponds to 104 recordings with a storage capacity of 208 words. On the other hand, the start address information is stored as it is, but the recording end address information is stored by adding 1 to the end address.

상기 기록제어장치(9)는 뱅크절환 제어장치(11)로부터의 어드레스(13비트)에 따라서 EPROM(7)으로 데이터를 기록한다. 또, 기록횟수를 나타내는 7비트의 신호를 EPROM(7)으로부터 호출하고, 그에 따라 전회(前回)의 기록개시어드레스 또는 기록종료어드레스를 역시 EPROM(7)으로부터 호출하여 뱅크절환 제어장치(11)로 전송한다. 그리고, 기록시마다 EPROM(7)의 기록회수 기억영역(13)에 1을 기록한다.The recording control device 9 records data in the EPROM 7 in accordance with an address (13 bits) from the bank switching control device 11. In addition, a 7-bit signal indicating the number of times of recording is called from the EPROM 7, and accordingly, the previous write start address or the write end address is also called from the EPROM 7 to the bank switching control device 11. send. Then, 1 is recorded in the recording frequency storage area 13 of the EPROM 7 every time recording.

상기 뱅크절환 제어장치(11)는 데이터 독출동작을 시행한 때에 EPROM(7)으로부터 호출된 개시어드레스정보를 CPU(17)로 출력한다.The bank switching control device 11 outputs the start address information called from the EPROM 7 to the CPU 17 at the time of performing the data read operation.

CPU(17)는 이것을 선두어드레스로 하여 계산한 어드레스(A0~A12)를 뱅크절환 제어장치(11)로 출력한다. 또, 바꿔 기록하는 동작의 경우는, 기록종료어드레스에 1을 보태서 기억된 기록종료어드레스를 CPU(17)로 출력하고, CPU(17)는 이것을 선두어드레스로 하여 기록(바꿔 기록)을 행한다. 여기에서, /OE, /CE, /PGM은 이 시스템을 구동시키는데에 필요한 출력제어선, 칩 선택선, 프로그램 제어선을 각각 나탄낸다.The CPU 17 outputs the addresses A0 to A12 calculated as the head address to the bank switching controller 11. In the case of the alternate recording operation, the recording end address stored by adding 1 to the recording end address is output to the CPU 17, and the CPU 17 writes (replaces) the data as the first address. Here, / OE, / CE, and / PGM represent output control lines, chip select lines, and program control lines respectively required to drive this system.

다음에는 본 시스템에 의해 바꿔 기록하기를 실행하는 구체예를 설명한다.Next, a specific example of performing recording by the present system will be described.

초기상태에 있어서는, 기록횟수 기억영역(13)과 기록개시ㆍ기록종료어드레스 기억영역 (15)도 포함하여 모든 기억영역은 0이므로, 개시어드레스는 0000H이다. 1024워드의 기록이 이루어졌다고 하면, 기록개시어드레스영역의 최초의 2워드에 0000H가, 기록종료어드레스영역의 최초의 2워드에 0400H가 기록된다. 또, 기록횟수 기역영역(13)의 최하위비트에 1이 기록된다. 2회째의 기록에서는, 기록제어장치(9)에 의해 기록횟수 기억영역(13)의 내용을 독출하고 이에 따라 전회의 기록종료어드레스정보0400H가 독출된다. 이 개시어드레스는 뱅크절환 제어장치(11)로 전송되어 그곳에 보존유지된다.In the initial state, all the storage areas including the recording count storage area 13 and the recording start / recording address storage area 15 are zero, so the start address is 0000H. If 1024 words have been recorded, 0000H is recorded in the first two words of the recording start address area and 0400H is recorded in the first two words of the recording end address area. In addition, 1 is recorded in the least significant bit of the recording frequency domain area 13. In the second recording, the recording control device 9 reads out the contents of the recording frequency storage area 13, and accordingly, the previous recording end address information 0400H is read out. This starting address is transmitted to the bank switching control device 11 and stored there.

CPU(17)는 상기 어드레스 0400H를 선두어드레스로 한 기록어드레스 (A0~A12)를 뱅크절환 제어장치(11)로 출력한다. 기록제어장치(9)는 상기 뱅크절환 제어장치(11)로부터의 기록어드레스에 따라 EPROM(7)에 정보를 기록한다. 기록이 종료되면, 기록개시어드레스와 기록종료어드레스에 1을 보탠 어드레스가 기억영역(15)에 기억된다. 이때, 이 종료어드레스가 EPROM(7)의 최대어드레스 1FFF를 넘지 않는가의 여부를 체크하고, 만일 넘는다면 에러신호를 출력한다. 만일 넘지 않는다면 기록횟수 기억영역(13)의 최하위로부터 2비트째에 1을 기록한다. 3회째 이후도 2회째와 마찬가지로 실행한다.The CPU 17 outputs the write addresses A0 to A12 having the address 0400H as the head address to the bank switching controller 11. The recording control device 9 records information in the EPROM 7 in accordance with the recording address from the bank switching control device 11. When the recording is finished, an address having a value of 1 for the recording start address and the recording end address is stored in the storage area 15. At this time, it is checked whether this end address does not exceed the maximum address 1FFF of the EPROM 7, and if so, an error signal is output. If it is not over, 1 is written in the 2nd bit from the bottom of the recording frequency storage area 13. The third and subsequent steps are executed in the same manner as the second.

또한, EPROM(7)과 제어장치(9,11)는 1칩내에 조립해 넣어도 되고, 별도의 칩으로서 설치해도 된다. 또, 제2도에 나타낸 바와 같이 데이터 거억영역만을 갖춘 제1EPROM(19)을 이용하고, 기록횟수 기억영역과 기록개시ㆍ기록종료어드레스 기억영역은 별도의 제2EPROM(21)내에 설치해도 된다. 그 이외에, 본 고안은 그 요지를 이탈하지 않는 한 여러가지로 변형실시할 수 있음은 물론이다.The EPROM 7 and the control devices 9 and 11 may be assembled into one chip or may be provided as separate chips. As shown in FIG. 2, the first EPROM 19 having only the data storage area may be used, and the recording frequency storage area and the recording start / recording address storage area may be provided in a separate second EPROM 21. As shown in FIG. In addition, the present invention can of course be modified in various ways without departing from the gist thereof.

한편, 본원 청구범위의 각 구성요건에 병기한 도면참조부호는 본원 고안의 이해를 용이하게 하기 위한 것으로, 본원 고안의 기술적 범위를 도면에 도시한 실시예에 한정할 의도로 병기한 것은 아니다.On the other hand, the reference numerals written in each component requirement of the claims of the present application to facilitate the understanding of the present invention, not intended to limit the technical scope of the present invention to the embodiments shown in the drawings.

[고안의 효과][Effect of design]

이상에서 설명한 바와 같이 본 고안에 따른 반도체 기억시스템에서는, 1회의 기록량에 관계없이 EPROM의 데이터영역을 다 사용할 때까지 데이터를 바꿔 기록하는 것이 가능하여, 결과적으로 기록횟수가 증가한다. 또, 1회의 기록데이터량에도 EPROM내의 사용가능한 데이터영역의 용량이내라면 특별히 제한이 없어서 이용범위가 넓어진다.As described above, in the semiconductor memory system according to the present invention, data can be recorded alternately until the data area of the EPROM is used irrespective of the amount of recording once, resulting in an increase in the number of writing. In addition, there is no restriction | limiting in particular as long as the amount of data which can be used in EPROM also has one record data amount, and usage range becomes wide.

Claims

The number of times of the EPROM 7 storing the data storage area of the EPROM 7, the control device 9 for recording data in a part of the storage area, and the number of times of the recording operation performed by the control device 9; The EPROM for storing information about the recording start address and the recording end address in the data storage area of the EPROM 7 of the recording operation executed by the storage area 13 and the control device 9 separately for each recording operation ( 7 stores the start address information stored in the address storage area 15 corresponding to the number stored in the number storage area 15 and the number storage area 13 as a basis for address calculation at the time of data call. And a bank switching control device (11) for holding and storing an ending address as a basis for address calculation at the time of data writing.

The semiconductor memory system according to claim 1, wherein said semiconductor memory system is integrally formed on one semiconductor chip.