JPS62272320A - ラベルプリンタのバツフアクリア方法 - Google Patents
ラベルプリンタのバツフアクリア方法Info
- Publication number
- JPS62272320A JPS62272320A JP61116785A JP11678586A JPS62272320A JP S62272320 A JPS62272320 A JP S62272320A JP 61116785 A JP61116785 A JP 61116785A JP 11678586 A JP11678586 A JP 11678586A JP S62272320 A JPS62272320 A JP S62272320A
- Authority
- JP
- Japan
- Prior art keywords
- buffer
- memory
- label
- buffer memory
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 14
- 102100031584 Cell division cycle-associated 7-like protein Human genes 0.000 abstract 4
- 101000777638 Homo sapiens Cell division cycle-associated 7-like protein Proteins 0.000 abstract 4
- 101100325756 Arabidopsis thaliana BAM5 gene Proteins 0.000 abstract 1
- 101150046378 RAM1 gene Proteins 0.000 abstract 1
- 101100476489 Rattus norvegicus Slc20a2 gene Proteins 0.000 abstract 1
- 238000005303 weighing Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Landscapes
- Record Information Processing For Printing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
3、発明の詳細な説明 。
産業上の利用分野
本発明は、バッファメモリーの記憶内容をクリアするラ
ベルプリンタのバッファクリア方法に関する。
ベルプリンタのバッファクリア方法に関する。
従来技術
従来、ラベルプリンタにおいては、ラベルに印字するデ
ータの内容をバッファメモリーに記憶させ、ラベルへの
印字終了直後にバッファメモリーの記憶内容をクリアす
るようにしている。ここで、第4図にはバッファメモリ
ーをクリアする動作の一例をフローチャートとして示す
、まず、スタート信号により、クリアするバッファの先
頭アドレス、クリアするバッファのバイト数、初期化す
るためのデータがセットされる。ついで、バイト数がO
であるか否かが確かめられる。バイト数が0であれば、
すでにバッファメモリーは初期化されており、処理が終
了する。一方、バイト数が0でなければ、アドレスが示
すメモリーへ初期化データがセットされる。そして、ア
ドレスがインクリメント(+1)され、バイト数がデク
リメント(−1)され、再度バイト数が0であるか否か
が確かめられる。これ以後、バイト数がOになるまで同
一のルーチンがループされる。
ータの内容をバッファメモリーに記憶させ、ラベルへの
印字終了直後にバッファメモリーの記憶内容をクリアす
るようにしている。ここで、第4図にはバッファメモリ
ーをクリアする動作の一例をフローチャートとして示す
、まず、スタート信号により、クリアするバッファの先
頭アドレス、クリアするバッファのバイト数、初期化す
るためのデータがセットされる。ついで、バイト数がO
であるか否かが確かめられる。バイト数が0であれば、
すでにバッファメモリーは初期化されており、処理が終
了する。一方、バイト数が0でなければ、アドレスが示
すメモリーへ初期化データがセットされる。そして、ア
ドレスがインクリメント(+1)され、バイト数がデク
リメント(−1)され、再度バイト数が0であるか否か
が確かめられる。これ以後、バイト数がOになるまで同
一のルーチンがループされる。
発明が解決しようとする問題点
バッファメモリーをクリアする際、バッファメモリーの
バイト数が多いと、バイト数がOになるまで繰り返され
るルーチンのループ回数が多くなる。このため、バッフ
ァメモリーをクリアする時間が長くなってしまうという
欠点を有する。また、バッファクリア処理はソフトウェ
アに依存した処理であるため、その処理中にはCPU等
が占有され、他の処理を並行処理することができないと
いう欠点も有する。
バイト数が多いと、バイト数がOになるまで繰り返され
るルーチンのループ回数が多くなる。このため、バッフ
ァメモリーをクリアする時間が長くなってしまうという
欠点を有する。また、バッファクリア処理はソフトウェ
アに依存した処理であるため、その処理中にはCPU等
が占有され、他の処理を並行処理することができないと
いう欠点も有する。
本発明は、このような点に鑑みなされたもので、バッフ
ァメモリーのクリア時間が短く、しかも、その間に他の
処理を並行して行なうことができるラベルプリンタのバ
ッファクリア方法を得ることを目的とする。
ァメモリーのクリア時間が短く、しかも、その間に他の
処理を並行して行なうことができるラベルプリンタのバ
ッファクリア方法を得ることを目的とする。
問題点を解決するための手段
ラベルへの印字終了直後に、ダイレフ1−メモリーアク
セスコントローラで初期化データをメモリーからバッフ
ァメモリーに転送することによりバッファメモリーの記
憶内容をクリアするようにした。
セスコントローラで初期化データをメモリーからバッフ
ァメモリーに転送することによりバッファメモリーの記
憶内容をクリアするようにした。
作用
しかして、バッファメモリーの記憶内容は、ダイレクト
メモリーアクセスコントローラからの初期化データの転
送というハードウェア処理によりクリアされる。これに
より、バッファメモリーのクリア時間が短くなる。また
、初期化データはメモリからバッファメモリーに直接的
に転送されるので、その間CPU等が独占されず、した
がって。
メモリーアクセスコントローラからの初期化データの転
送というハードウェア処理によりクリアされる。これに
より、バッファメモリーのクリア時間が短くなる。また
、初期化データはメモリからバッファメモリーに直接的
に転送されるので、その間CPU等が独占されず、した
がって。
他の処理の並行処理が可能になる。
発明の実施例
本発明の一実施例を第1図ないし第3図に基づいて説明
する。本実施例は、秤付きのラベルプリンタである。第
2図に外部構造を示す。−側面に傾斜した操作面1を有
する直方体状の本体ケース2が設けられている。この本
体ケース2の上面には、その本体ケース2の内部に設け
られたロードセルよりなる秤部3に連結された秤皿4が
配設されている。また、前記操作面1には、キーボード
5、表示装置6およびラベル7を発行するラベル発行口
8がそれぞれ設けられている。このラベル発行口8は、
前記本体ケース2内に設けられたラベルプリンタとして
のサーマルドツトプリンタ9の一部として外部に連絡す
るものである。
する。本実施例は、秤付きのラベルプリンタである。第
2図に外部構造を示す。−側面に傾斜した操作面1を有
する直方体状の本体ケース2が設けられている。この本
体ケース2の上面には、その本体ケース2の内部に設け
られたロードセルよりなる秤部3に連結された秤皿4が
配設されている。また、前記操作面1には、キーボード
5、表示装置6およびラベル7を発行するラベル発行口
8がそれぞれ設けられている。このラベル発行口8は、
前記本体ケース2内に設けられたラベルプリンタとして
のサーマルドツトプリンタ9の一部として外部に連絡す
るものである。
つぎに、各部間の関係を第3図にブロック図として示す
。まず、前記秤部3はCPUl0に接続されている。こ
のCPUl0には、プログラム用メモリーとしてのRA
M、11と印字バッファメモリーとしてのRAM、12
とが接続されている。
。まず、前記秤部3はCPUl0に接続されている。こ
のCPUl0には、プログラム用メモリーとしてのRA
M、11と印字バッファメモリーとしてのRAM、12
とが接続されている。
同様に、前記CPUl0に対しては、I10ブロック1
3を介して前記キーボード5.前記表示装置〔iおよび
前記サーマルドラ1−プリンタ9がそれぞれ接続されて
いる。さらに、前記CPUI Oには、ダイレクトメモ
リーアクセスコントローラ(以下D M Aコントロー
ラという)14が接続されている。
3を介して前記キーボード5.前記表示装置〔iおよび
前記サーマルドラ1−プリンタ9がそれぞれ接続されて
いる。さらに、前記CPUI Oには、ダイレクトメモ
リーアクセスコントローラ(以下D M Aコントロー
ラという)14が接続されている。
このような構成において、ラベル7に印字されるデータ
の内容は、RAM工11や秤部3等がらCPU10を介
してRAM212に送られ、このRAM212に一時記
憶される。そして、そのRAM212の記憶内容がサー
マルドツトプリンタ9によってラベル7に印字されると
、その直後にRAM212の記憶内容はクリアされる。
の内容は、RAM工11や秤部3等がらCPU10を介
してRAM212に送られ、このRAM212に一時記
憶される。そして、そのRAM212の記憶内容がサー
マルドツトプリンタ9によってラベル7に印字されると
、その直後にRAM212の記憶内容はクリアされる。
このようなRAM212のクリア動作の詳細を以下説明
する。
する。
第1図に示すように、CPUl0とDMAコントローラ
14とは共通のシステムバス15に接続されている。こ
のシステムバス15は、通常はCPUl0に占有されて
いる。これに対し、CPU10がDMAコントローラ1
4に起動要求を出力すると、DMAコントローラ14は
CPUL Oに向けてホールド信号を出力する。すると
、CPU10はDMAコントローラ14に対してアクノ
リッジ信号を出力し、システムバス15の使用権を渡し
たことを知らせる。しかして、システムバス15の使用
権を獲得したD i’J Aコントローラ14は、RA
M−Li2内にセットされているバッファメモリーのク
リア用データをシステムバス15を通じて読み込む。そ
して、DMAコントローラ14は、読み込んだデータを
システムバス15を通じてRAM212にその先頭アド
レスより順に書き込んでゆく。このような書き込み動作
がRA M212の最終アドレスにまでなされろと、R
A M212の記憶内容はクリアされる。この後−DM
Aコントローラ14はCPUl0に対して再度ホールド
信号を出力し、システムバス15の使用権をCPU40
に返す。ここに、RAM212のクリア動作が完全に終
了する。
14とは共通のシステムバス15に接続されている。こ
のシステムバス15は、通常はCPUl0に占有されて
いる。これに対し、CPU10がDMAコントローラ1
4に起動要求を出力すると、DMAコントローラ14は
CPUL Oに向けてホールド信号を出力する。すると
、CPU10はDMAコントローラ14に対してアクノ
リッジ信号を出力し、システムバス15の使用権を渡し
たことを知らせる。しかして、システムバス15の使用
権を獲得したD i’J Aコントローラ14は、RA
M−Li2内にセットされているバッファメモリーのク
リア用データをシステムバス15を通じて読み込む。そ
して、DMAコントローラ14は、読み込んだデータを
システムバス15を通じてRAM212にその先頭アド
レスより順に書き込んでゆく。このような書き込み動作
がRA M212の最終アドレスにまでなされろと、R
A M212の記憶内容はクリアされる。この後−DM
Aコントローラ14はCPUl0に対して再度ホールド
信号を出力し、システムバス15の使用権をCPU40
に返す。ここに、RAM212のクリア動作が完全に終
了する。
しかして、RAM、12の記憶内容はハードウェア処理
によりクリアされる。具体的には、RAM212の各ア
ドレスにRAM工11が記憶するバッファメモリーのク
リア用データを転送することによりそのクリアが行なわ
れる。このため、RAM212のバイト数をデクリメン
トするような動作が必要でなくなり、バッファクリアの
処理時間が短縮する。これにより、バッファクリアの時
間も含めた印字処理全体の時間の短縮が図られる。
によりクリアされる。具体的には、RAM212の各ア
ドレスにRAM工11が記憶するバッファメモリーのク
リア用データを転送することによりそのクリアが行なわ
れる。このため、RAM212のバイト数をデクリメン
トするような動作が必要でなくなり、バッファクリアの
処理時間が短縮する。これにより、バッファクリアの時
間も含めた印字処理全体の時間の短縮が図られる。
しかも、バッファクリアの処理は、RAM、11からR
AM212にデータを転送するだけなので、CPU10
はその処理から開放され、他の処理の並行処理が可能に
なる。他の処理としては、例えば、秤部3における品物
の計量やRAM工11への゛プログラム繰作等である。
AM212にデータを転送するだけなので、CPU10
はその処理から開放され、他の処理の並行処理が可能に
なる。他の処理としては、例えば、秤部3における品物
の計量やRAM工11への゛プログラム繰作等である。
発明の効果
本発明は、ラベルへの印字終了直後にダイレクトメモリ
ーアクセスコントローラで初期化データをメモリーから
バッファメモリーに転送することによりこのバッフ7メ
モリーの記憶内容をクリアするようにしたので、バッフ
ァクリアがハードウェア処理によりなされてその処理時
間が短縮し。
ーアクセスコントローラで初期化データをメモリーから
バッファメモリーに転送することによりこのバッフ7メ
モリーの記憶内容をクリアするようにしたので、バッフ
ァクリアがハードウェア処理によりなされてその処理時
間が短縮し。
バッファ処理時間をも含めた印字処理時間全体の短縮化
が図られ、同時に、バッファクリア時にCPU等がその
処理から開放されて他の処理の並行処理が可能になる等
の効果を有する。
が図られ、同時に、バッファクリア時にCPU等がその
処理から開放されて他の処理の並行処理が可能になる等
の効果を有する。
第1図は本発明の一実施例を示すものでダイレクトメモ
リーアクセスコントローラの動作状態を示すブロック図
、第2図は外観を示す斜視図、第3図は各部の接続状態
を示すブロック図、第4図は従来の一例を示すバッファ
メモリーをクリアする動作のフローチャートである。 7・・・ラベル、11・・・RAM 、(メモリー)、
12・・・RAM 、(バッファメモリー)、14・・
・DMAコントローラ(ダイレクトメモリーアクセスコ
ントローラ) 出 願 人 東京電気株式会社 J5Z121 J)、3図 1 1 .4−
リーアクセスコントローラの動作状態を示すブロック図
、第2図は外観を示す斜視図、第3図は各部の接続状態
を示すブロック図、第4図は従来の一例を示すバッファ
メモリーをクリアする動作のフローチャートである。 7・・・ラベル、11・・・RAM 、(メモリー)、
12・・・RAM 、(バッファメモリー)、14・・
・DMAコントローラ(ダイレクトメモリーアクセスコ
ントローラ) 出 願 人 東京電気株式会社 J5Z121 J)、3図 1 1 .4−
Claims (1)
- ラベルに印字するデータの内容をバッファメモリーに記
憶させ、前記ラベルへの印字終了直後にダイレクトメモ
リーアクセスコントローラで初期化データをメモリーか
ら前記バッファメモリーに転送することによりこのバッ
ファメモリーの記憶内容をクリアするようにしたことを
特徴とするラベルプリンタのバッファクリア方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61116785A JPS62272320A (ja) | 1986-05-21 | 1986-05-21 | ラベルプリンタのバツフアクリア方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61116785A JPS62272320A (ja) | 1986-05-21 | 1986-05-21 | ラベルプリンタのバツフアクリア方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62272320A true JPS62272320A (ja) | 1987-11-26 |
Family
ID=14695643
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61116785A Pending JPS62272320A (ja) | 1986-05-21 | 1986-05-21 | ラベルプリンタのバツフアクリア方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62272320A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02105242A (ja) * | 1988-10-14 | 1990-04-17 | Nec Corp | メモリクリア回路 |
JPH0459370A (ja) * | 1990-06-29 | 1992-02-26 | Teraoka Seiko Co Ltd | ラベルプリンタ |
-
1986
- 1986-05-21 JP JP61116785A patent/JPS62272320A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02105242A (ja) * | 1988-10-14 | 1990-04-17 | Nec Corp | メモリクリア回路 |
JPH0459370A (ja) * | 1990-06-29 | 1992-02-26 | Teraoka Seiko Co Ltd | ラベルプリンタ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5561816A (en) | Data transfer controlling device for use in a direct memory access (DMA) system | |
EP0212637A2 (en) | Mircrocomputer | |
EP1288785A2 (en) | Method and interface for improved efficiency in performing bus-to-bus read data transfers | |
EP0331487B1 (en) | Data transfer control system | |
JPS62272320A (ja) | ラベルプリンタのバツフアクリア方法 | |
JP2574821B2 (ja) | ダイレクトメモリアクセス・コントローラ | |
JP2985496B2 (ja) | Dma転送方式 | |
JPS6367702B2 (ja) | ||
JP2999662B2 (ja) | 印刷制御装置および印刷制御方法 | |
JPH0962633A (ja) | ネットワーク制御装置 | |
JPH0736806A (ja) | Dma方式 | |
JPH10334038A (ja) | データ転送装置 | |
JPH04178861A (ja) | データ処理装置 | |
JPH02299076A (ja) | イメージデータ上下反転方式 | |
JPS5856891B2 (ja) | 情報処理システム | |
JPH05250332A (ja) | 電子機器 | |
JPS6478319A (en) | Video memory transfer controller | |
JPH02231624A (ja) | データバッファリング装置 | |
JPS62145451A (ja) | バツフア管理装置 | |
JPS61156454A (ja) | デ−タ転送制御装置 | |
JPS61153770A (ja) | 画像処理装置 | |
JPS61296408A (ja) | プロセス入出力制御装置 | |
JPS6223342B2 (ja) | ||
JPH05210617A (ja) | バス拡張装置 | |
JPH09146877A (ja) | メモリ間データ転送制御装置 |