JPS6226891A - 回路基板の実装方法 - Google Patents

回路基板の実装方法

Info

Publication number
JPS6226891A
JPS6226891A JP16707885A JP16707885A JPS6226891A JP S6226891 A JPS6226891 A JP S6226891A JP 16707885 A JP16707885 A JP 16707885A JP 16707885 A JP16707885 A JP 16707885A JP S6226891 A JPS6226891 A JP S6226891A
Authority
JP
Japan
Prior art keywords
hole
solder
land
circuit board
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16707885A
Other languages
English (en)
Inventor
祐之 星野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP16707885A priority Critical patent/JPS6226891A/ja
Publication of JPS6226891A publication Critical patent/JPS6226891A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 A産業上の利用分野 本発明は回路基板の実装方法に関し、特にスルーホール
に対する処理をするものである。
B発明の概要 kfi Xi M板上のスルーホールに対して部品を半
田付は処理する回路基板の実装方法において、ランドに
穿設したスルーホールを充填材料を用いて充填した後、
ランド上に部品を半田付は処理することにより、ランド
上に用意した半田を他に逃すことなくその全部を、部品
をランド上に接合するために用いることができる。
C従来の技術 従来プリント基板を用いた回路基板において、表面にチ
ップ部品などの部品を実装する場合、第5図及び第6図
に示すように、絶縁基板1の表面に配線パターンをプリ
ントする際に、ランド2及び3を形成し、ランド2及び
3 、hにクリーム半田4及び5を塗布し、このクリー
ム半田4及び5の常温における粘着力を利用して実装す
べき部品を仮止めさせ、この状態において例えば不活性
ガスを用いてリフロー半田付は処理することによりクリ
ーム半田4及び5を加熱、溶解させろことにより、仮止
めされた部品と、ランド2及び3との間を半田4及び5
によって半田付けする方法が用いられている。
ここでランド3にはスルーホール6が設けられており、
スルーホール6は絶縁基板1に穿設した透孔6Aの内面
に付着された導電性層6Bによって、絶縁基板lの表面
及び裏面に形成されている配線パターンを電気的に接続
するようになされている。
D発明が解決しようとする問題点 ところでスルーホール6の穴開は加工は、一般に量産加
工を可能にするために、ドリル加工が採用されており、
そのため透孔6Aの直径を余り小さくし得ない問題があ
る。実際上、現在量産可能な最小径は、0.4 ΦC+
++m)程度が限度である。
このように量産加工の観点から、スルーホール6の透孔
6Aの直径をあまり小さくできないために、ランド3に
ついてリフロー半田付は処理を行った際に、第7図に示
すように溶解した半田5の一部が透孔6Aの内面に形成
された導電性層6B内に流れ込んでしまう現象が生ずる
ことを避は得ない。この現象を放置すると、スルーホー
ル6に対して部品を接合する手段となる半田5の量が、
スルーホール6内に流れ込んだ分だけ不足し、その結果
当該部品とランド3との接合が不良になるおそれがある
この問題を解決するための1つの方法として、透孔6A
の直径をもつと小さくすればよいと考えられるが、この
透孔6Aの直径を小さくするためには、ドリル加工を用
いることはできず、これに代え他の加工手段例えばレー
ザ光を用いる必要があり、その結果回路基板の加工工程
が複雑になるおそれがある。
そこで実際には、第8図に示すように、基板1上に部品
接合用ランド11を設けると共に、このランド11の近
傍位置に、スルーホール12を形成し、このスルーホー
ル12を、ランド11及び12間に形成した配線パター
ン部13によって接続するような構成を用いるようにな
されている。
このようにすれば、部品接合用ランド11上の半田はそ
の全部を部品接合のために用いることができるので、強
固な接合を実現し得ると考えられる。
しかしこのようにすると、スルーホール12を部品接合
用のランド11とは別体に、しかもランド11の近傍に
併設しなければならないために、絶縁基板1の表面利用
率が不必要に悪化する問題がある。特に回路基板におい
ては、絶縁基板1の表面及び裏面を有効に利用するため
、絶縁基板1を通って接続するスルーホール12の数が
非常に多いことから考えて、スルーホール12を部品接
合用ランドll内に設けるようにできれば、絶縁基板1
の利用効率を一段と向上させることができると考えられ
る。
本発明は以上の点を考慮してなされたもので、スルーホ
ールを部品接合用ランド内に設けると共に、半田の溶解
時スルーホールに流れ込まないようにすることにより、
基板の利用効率を劣化させることもなく、しかも部品の
接合力を低下させるおそれを有効に回避し得るようにし
た回路基板の実装方法を提案しようとするものである。
E問題点を解決するための手段 かかる問題点を解決するため本発明においては、絶縁基
板1の表面に設けられたランド27.34に、スルーホ
ール26.35を穿設し、ス)Lt−、に−ル26.3
5内に充填材料30.37を充填し、充填材料30.3
7を充填してなるスルーホール26.35の表面に部品
を半田付は処理するようにする。
F作用 スルーホール26.35内に充填材料30.37を充填
した後ランド27.34上にクリーム半田を塗布してリ
フロー半田付は処理を実行すれば、溶解した半田がスル
ーホール内に流れ込むことがないので用意した半田の全
部を使って部品をランド27.34上に半田付けするこ
とができる。
従って本発明方法によれば、部品接合用ランド27.3
4内にスルーホール26.35を設けることができるの
で、この分回路基板の利用効率を向上させることができ
る。
G実施例 以下図面について本発明の一実施例を詳述する。
本発明による回路基板の実装方法は、第3図及び第4図
に示すように、絶縁基板1に形成したランド21内にス
ルーホール22を設けると共に、スルーホール22の内
部に充填材料23を充填する。
かくしてランド21上に塗布されたクリーム半田を溶解
したとき、スルーホール22内に溶解した半田が流れ込
まないようにする。
かかる構成のスルーボールを形成するため、第1の実施
例の場合、第1図に示す工程に従ってスルーホール内に
充填材料を充填する。
先ず第1図(A)に示すように、絶縁基板lに、例えば
ドリル加工によって透孔25を穿設し、導電性材料、例
えば銅を用いて、中央部にスルーホール26を形成して
なるランド27を形成する。
続いて第1図(B)に示すように、ランド27の上表面
、下表面、スルーホール26の内面に亘って半田層28
をソルダコート処理又は半田メッキ処理によって形成す
る。
続いて第1図(C)に示すように、基板lの上表面にコ
ーティング層29が形成され、このコーティング層29
によってスルーホール26の上側開口が閉塞される。
この状態において第7図(D)に示すように、ソルダデ
ィップ槽を用いてソルダコート処理を行う。このときス
ルーホール26の内部には、溶解した半田が流入した後
固化し、かくしてスルーホール26が半田でなる充填材
料30によって充填される。
この状態において、第7図(E)の工程に移って基板1
の上表面に付されていたコーティング層29が除去され
る。
かくして絶縁基板1に形成されたスルーホール26の内
部に、導電性を有する半田でなる充填材料30が充填さ
れてなるランド27が残ることになる。
従って第1図(F)に示すように、ランド27上にブリ
ラックス31を塗布した後、第5図及び第6図について
上述したと同様にしてクリーム半田を塗布し、実装すべ
き部品をこのクリーム半田によって仮止した後、リフロ
ー半田付は処理を実行すれば、クリーム半田はランド2
7上において溶解するが、溶解した半田はランド27上
にその全部が溜まることになる。従ってクリーム半田上
に仮止めされた部品を、実用上十分な量の半田によって
ランド27に接合させることができる。
第2図は本発明による回路基板の実装方法の他の実施例
を示す。この場合第2図(A)に示すように、絶縁基板
1上に形成したランド34に穿設したスルーホール35
に対して、第2図(B)に示すように、絶縁基板1の上
側表面上にコーティング層36をコーティングすること
により、スルーホール35の上側開口を閉塞する。
続いて第2図(C)に示すように、絶縁基板1の下側か
らソルダディップ槽を用いてソルダコート処理を実行し
、これによりスルーホール35の内部及びランド34の
下側表面に亘って充填材料37が充填、付着される。
続いて第2図(D)に示すように、絶縁基板1上のコー
ティングJli36が除去され、かくしてランド34の
上表面が絶縁基板1上に露出される。
この状態において、第2図(E)に示すように、クリー
ム半田をランド34上に付着し易くするためのプリフラ
ックス38が塗布され、かくしてランド34上に、第5
図及び第6図について上述したクリーム半田層が塗布さ
れ、その後リフロー半田付は処理がされることになる。
そしてこの場合も、スルーホール35内に導電性材料の
半田でなる充填材料37が充填されていることにより、
リフロー半田付は処理の際に溶解した半田がスルーホー
ル35内に流れ込むような現象を生じさせないようにで
き、かくしてランド34上に塗布されたクリーム半田の
全部を使って部品をランド34上に強固に接合すること
ができる。
なお上述においては、スルーホール26及び35内に充
填する充填材料30及び37として導電性材料を用いる
ようにした場合について述べたがこれに代え、非導電性
材料を用いるようにしても上述の場合と同様の効果を得
ることができる。
H発明の効果 以上のように本発明によれば、回路基板上に部品を実装
するのに先立って、スルーホール内に充填材料を充填さ
せるようにしたごとにより、ランド上に用意した半田を
逃がすことな(その全量を用いて部品をランド上に接合
することができる。
従ってランド内にスルーホールを設けることができるの
で、第8図について上述したようにスルーホールをラン
ド以外の位置に設ける必要がないので、基板の表面利用
率を従来の場合と比較して格段的に向上させることがで
きる。
【図面の簡単な説明】
第1図は本発明による回路基板の実装方法の一実施例を
示す路線図、第2図は本発明の他の実施例を示す路線図
、第3図及び第4図は本発明方法によって得ることがで
きるスルーホールの構成を示す平面図及び縦断面図、第
5図及び第6図は従来のランドの構成を示す平面図及び
縦断面図、第7図はそのリフロー半田付は処理後のスル
ーホールの構成を示す縦断面図、第8図は従来の部品接
合用ランド及びスルーホールの構成を示す平面図である
。 1・・・・・・絶縁基板、2.3.11.21.27.
34・・・・・・ランド、6.12.22.26.35
・・・・・・スルーホール、29.36・・・・・・コ
ーティング層、23.30.37・・・・・・充填材料

Claims (1)

  1. 【特許請求の範囲】  絶縁基板の表面に設けられたランドに、スルーホール
    を穿設し、 上記スルーホール内に充填材料を充填し、 上記充填材料を充填してなる上記スルーホールの表面に
    部品を半田付け処理をする ことを特徴とする回路基板の実装方法。
JP16707885A 1985-07-29 1985-07-29 回路基板の実装方法 Pending JPS6226891A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16707885A JPS6226891A (ja) 1985-07-29 1985-07-29 回路基板の実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16707885A JPS6226891A (ja) 1985-07-29 1985-07-29 回路基板の実装方法

Publications (1)

Publication Number Publication Date
JPS6226891A true JPS6226891A (ja) 1987-02-04

Family

ID=15842994

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16707885A Pending JPS6226891A (ja) 1985-07-29 1985-07-29 回路基板の実装方法

Country Status (1)

Country Link
JP (1) JPS6226891A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55165695A (en) * 1979-06-11 1980-12-24 Fujitsu Ltd Method of connecting part to printed board

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55165695A (en) * 1979-06-11 1980-12-24 Fujitsu Ltd Method of connecting part to printed board

Similar Documents

Publication Publication Date Title
JPH077258A (ja) 電子的モジュールを印刷回路板に取り付ける方法
JP2791995B2 (ja) プリント配線板
JP2717313B2 (ja) 電子部品搭載用基板の製造方法
JPS63273398A (ja) プリント基板のリフロ−はんだ付け方法
JPS6226891A (ja) 回路基板の実装方法
JP2021125552A (ja) プリント回路板及びその製造方法並びにプリント配線板
JP2926902B2 (ja) プリント配線基板
JP2646688B2 (ja) 電子部品の半田付け方法
JPH08125298A (ja) 半導体チップモジュール実装配線板
JPH09219581A (ja) 電子部品の実装方法
JPH03152993A (ja) プリント配線板への部品装着方法
JPS5832488A (ja) 印刷配線基板装置
JPH01309396A (ja) リフロー半田付け方法
JP2699000B2 (ja) 多層プリント基板の電極接続方法
JPS61231798A (ja) プリント配線体の製造方法
JPH0223644A (ja) 導体ピンを有する電子部品搭載用基板の製造方法
JPH11330661A (ja) 表面実装モジュール
JPH0534137Y2 (ja)
JPH01144698A (ja) 混成集積回路装置の製造方法とその装置
JPH0116039B2 (ja)
JPS61191095A (ja) 回路装置およびその製造方法
JPH0312992A (ja) 電気的接合部
JP2006261573A (ja) 表面実装部品の実装方法
JPH11340361A (ja) Bga型半導体装置、及び同半導体装置のバンプ形成方法
JPH11251714A (ja) リード部品実装基板およびプリント基板へのリード部品実装方法