JPS62262188A

JPS62262188A - 画像処理装置

Info

Publication number: JPS62262188A
Application number: JP61105917A
Authority: JP
Inventors: Mitsuo Ouchi; 大内　光郎
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1986-05-08
Filing date: 1986-05-08
Publication date: 1987-11-14
Anticipated expiration: 2011-01-31
Also published as: EP0248235B1; JPH0810462B2; DE3789253T2; DE3789253D1; US4907284A; EP0248235A2; EP0248235A3

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は、２値画素により形成された画像処理装置に関
する。より詳細には、原画像をｎ分のｍ倍（ただし、ｎ
は０でない正の整数であり、ｍは０＜ｍ＜ｎの任意の整
数である）に縮小またはｎ分のｍ倍に拡大した画像デー
タを、簡便な回路で高速に出力することのできる新規な
画像処理装置に関する。

従来の技術２値画素により形成された画像を拡大あるいは縮小する
処理を実行する際に広く用いられている方式の一つに、
最近値（Ｎｅａｒｅｓｔ　Ｎｅｉｇｈｂｏｒ）法と呼ば
れるものがある。この方法は、原画像の離散的な格子平
面上に、拡大あるいは縮小後の処理画像に対応する格子
平面を重ね、処理画像の格子点に“最も近い”　（Ｎｅ
ａｒｅｓｔ　Ｎｅｉｇｈｂｏｒ）原画像上の格子点の画
素値を与えるというものである。

第２図（ａ）および（ｂ）は、同方法により、原画像を
３７２倍に拡大する処理の概念を説明するものである。

第２図（ａ）において、白丸印は原画像の画素に相当す
る格子点を表し、黒丸印は３／２倍に画像処理するため
の格子点である。第２図（ａ）およびら）の中のＡ（ｉ
、ｊ）は各格子点上の画素値を表し、′！５２図（ｂ）
中の格子点上の格子点に第２図（ａ）に於ける黒丸点に
最も近い白丸点の画素値を与えることによって処理画像
が得られる。

さて、上述したようなｎ分のｍ倍の拡大縮小を行う最近
値法を実施する場合、画像記イ；α装置に記１、αされ
た画像データに対する処理は、実際には以下のように行
われている。

即ち、処理画像の格子点の原画格子上の位置は、画像の
倍率（ｎ分のｍ）の逆数（ｍ倍のｎ）を順次各々の格子
点座標に掛けて四捨五入することにより、処理画像の格
子点の画素値を得るのである。

更に、実際には２値画像はＸ方向（行方向）に連続した
画素値を語単位で記憶装置に格納することが一般的であ
り、従って、上記のようにして算出した画素の格子点ア
ドレス、即ち生成した処理画像の画素値を１語分ずつま
とめてパックし、これを記憶装置に格納する操作が必要
である。

発明が解決しようとする問題点上述のような従来の画像処理方法は、１ビツト毎にアド
レス計算を行って画素値を決定し、更にその１ビツト毎
の画素値を１語長にバックするというビット単位の操作
で処理されていた。従って、実際の処理には膨大な時間
がかかることが避けられなかった。

本発明の目的は上記従来技術の問題点を解消し、画像の
拡大処理あるいは縮小処理を高速に実行することのでき
る画像処理装置を提供することにある。

問題点を解決するための手段前述のような従来の画像処理装置では、その処理をビッ
ト単位で行っていたために処理時間が長くならざるを得
なかった。そこで、本発明者は、記憶装置に記憶された
画像データを、語単位で拡大あるいは縮小の処理を行う
ことにより処理の高速化を達成することを目指し、種々
検討・研究を重ねた。

また、データのバック処理操作の一部をＲＯＭに記憶さ
せていわばハードウェア化することにより、画像の拡大
・縮小処理を更に高速に行うことも本発明の目的をより
高度に達成することができる。

即ち、本発明に従い、記イ；α装置にＸ方向およびＹ方
向の２次元的に格納された２値画素により形成された画
像を拡大あるいは縮小する画像処理装置であって、入力
された１語長の画素値群から縮小画像の画素値を抽出す
る縮小画素値生成回路と、ローテートｆｆｉを記憶した
ＲＯＭを備えてビット単位の画素値をローテートするロ
ーデータと、連続したビット単位の画素値から１語毎の
画像データを出力するマスク回路と、入力されたビット
単位の画素値データから１語長の拡大画素値を生成する
拡大画素値生成回路とを、共通のデータバスに接続して
備え、画像をｎ分のｍ倍（ただし、ｎは０でない正の整
数であり、ｍはＱ＜ｍ＜ｎの任意の整数である）に縮小
する場合は、前記２値画像のＸ方向に連続する１語長の
画素値群を前記縮小画素値生成回路に語毎に入力し、指
定した比率に従ってあらかじめ定めたビット位置の画素
値を−括して抽出し、該抽出された縮小画素値群を前記
ローテータおよび前記マスク回路によって語単位の縮小
画像データとして出力し、原画像をｍ分のｎ倍（ただし
、ｎは０でない正の整数であり、ｍはＱ＜ｍ＜ｎの任意
の整数である）に拡大する場合は、入力された画素値か
ら、前記ローテータにより拡大率に応じた画素数の画素
値を抽出し、前記拡大画素値生成回路によって該抽出さ
れた画素値から１語長の拡大画素データを出力すること
を特徴とする上記画像処理装置が提供される。

〕１月ず、画像の縮小処理操作について詳述する。

画像処理回路には、語単位でデータが入力され、入力レ
ジスタにラッチされた後内部データバスを介して縮小画
素値生成回路に入力される。

この縮小画素値生成回路では、まず、その１語の画素値
群から縮小率に応じてその経内で所定の位置にある画素
値を抽出する。このとき、１語の内から抽出すべき画素
値は縮小率に応じて予め定まっているので、これをハー
ドウェア化することによ７す、簡単な回路と高速の動作
を達成することができる。

縮小画素値生成回路で抽出された縮小画像の画素値群は
、１語からその画素値の一部を抽出したものであり、当
然に１語長に満たないものである。

そこで、本発明に従う画像処理装置では、ローテータお
よびマスク回路により複数語分の画素（直群を結合する
ことにより１語長にパックされる。ローテータは、パッ
ク操作の前段階として、縮小画　。

索鎖生成回路から出力された画素値群を、パック処理後
に納まるべき位置ヘローテートする。次いで、ローテー
タの出力を内部データ・バスを介してマスク回路に入力
する。マスク回路内の初段にはテンポラリレジスタが備
えられており、このテンポラリレジスタにＩｌｉ次蓄積
された入力データから、出力すべき語長に応じて１語分
を順次出力する。従って、パックされた語と次にパック
される語との境界をまたぐ画素値群も有効にパックする
ことができる。

尚、１語長の画素値の内でパックされる画素値群が納ま
る位置は、実際には縮小率に応じて予め知ることができ
るので、その値をＲＯＭに格納し、縮小率に応じて参照
することにより、処理のより一層の高速化を図ることが
できる。このＲＯＭの内容は、各倍率に対応して１語分
のローテート量を格納し、各回のパック処理後に次にパ
ックすべきデータ位置の遷移に対応することが望ましい
。

更に、こめ遷移は縮小率の分母、即ち１語分のビット数
でもとにもどるので、ＲＯＭに書き込まれたローテート
量は、これをサイクリックに参照することができる。

次に、画像の拡大処理について説明する。尚、拡大処理
は、拡大した画像の画素値１語を生成することを処理の
１単位としている。

まず、原画像の画素値を、入力レジスタにラッチした後
ローテータへ転送する。ローテータは“拡大を開始する
ビット位置”を最上位ビ、７　）にするように入力デー
タをローテートして、拡大率に応じた数の画素値を拡大
′画像処理回路へ転送する。次いで拡大画素値生成回路
に入力された画素値群を１語長に拡大して出力する。

尚、上述した“拡大を開始するビット位置”という情報
は、拡大率によって予め算出することができるので、こ
れをＲＯＭに格納して装備し、これを参照して毎回のロ
ーテートでよみ出す語を遷移させる。

なお、上述の拡大縮小処理はすべて画像のＸ方向につい
てのものモあり、Ｙ方向の拡大・縮小についてはふれて
いないが、これはＹ方向に連続する各ラインの先頭アド
レスについて同様の処理を実施すれば、あとは１ずつイ
ンクリメントしていけばよく、各画素それぞれについて
Ｙ座標を計算する必要はない。

また、１倍の比率で変換する場合は上述した縮小処理あ
るいは拡大処理の何れをも適用することができる。

実施例以下に、実施例を挙げて、添付の図面を参照しつつ本発
明についてより具体的に詳述するが、以下に示されるも
のは、本発明の１実施例にすぎず、本発明の技術的範囲
を何等制限するものではない。

第１図は、本発明に従う画像処理装置の一熊様を示すブ
ロック図である。

第１図に示すように、各要素の内部データバス１０には
、入力データバス１１に接続された入力データレジスフ
１、需小画累値生成回路２、拡大画素値生成回路３、マ
スク回路４、ローテータ５および出力デークバ刈２に接
続された出力データレジスタ６が各々接続されている。

更に、後述した。ローテート処理およびマスク処理のた
めのローテートテーブルを格納したＲＯＭ７がマスク回
路４およびローテータ５に接続されている。尚、本実施
例に示された処理装置は８ビツトを１語長として処理す
るものであるとする。

第３図（ａ）は、画像の縮小処理における処理装置の論
理的接続を示すものであり、共通データバス１１を介し
て、入力された画像データはこの第３図（ａ）に示すよ
うに転送される。

即ち、本実施例に示す処理装置は、縮小処理はｍ／８（
ただし、Ｑ＜ｍ≦８の任意の整数）倍の縮小処理を行う
ものであり、今、仮に３／８倍の縮小処理を実行するも
のとして説明する。

はじめに、入力データ・バス１１を介して入力されたデ
ータが入力レジスタ１にラッチされる。尚、この入力デ
ータは記憶装置に記憶された原画像のデータのうちの１
語で、原画像上でＸ方向に連続した８個の画累〈８ビツ
ト）から成っている。

次に、このデータは内部データバスＩＯを介して縮小画
素値生成回路２に転送される。この縮小画素値生成回路
２は、入力された１語の画素値群から縮小率に応じた数
の画素値を抽出する（実際には並べ変える）機能を有し
ている。この縮小画素値の抽出は、例えば第４図（ａ）
に示すように縮小率に応じて予め定めである。即ち、こ
の縮小画素値生成回路２は、入力８ビツトに対して第４
図（ａ）の８通りの出力を行うように結線し、縮小率ｍ
によって、そのうちのひとつを選択するという簡単な回
路で実現できる。

従って、縮小率が３／８倍の場合、この回路に入力され
るデータのビット並びを“ＡＢＣＤＥＦＧＨ”とした時
、出力データとして“ＡＤＧ”の３ビツトを出力する。

上述のように、縮小画素値生成回路２で抽出された画素
値群は、１語の画素値群から縮小率に応じて抽出された
ものなので、当然１語長に満たない。そこで、この画素
値群は、内部データ・ハス１０を介してローテータ５に
転送される。ローテータ５とマスク回路４とは、縮小画
素値生成回路２で生成された画素値群を複数個繋いで１
悟の画像データにバックする。

このバック処理は以下のようにして行われる。

まず、ローテータ５はバック処理の前段階として縮小画
素値生成回路２の出力データを、バックすべきデータ位
置ヘシフトする。このローテータ５の出力は、内部デー
タパルスを介してマスク回路４に転送される。このマス
ク回路４のテンポラリ・レジスタは１６ビツトで２語の
ビット巾をもっており、バックした際に語境界をまたぐ
画素値群をも有効にバックすることができる。マスク回
路４は、内部のテンポラリレジスタの全ビットのうち入
力データがバックされた１語のデータ位置を直ちに出力
レジスタ６へ転送するように動作する。

尚、ローテータ５において、１語に満たない画素値群を
ローテートする量は、縮小率によって予め定まっている
。従って、第５図に示すように、このローテート；をＲ
ＯＭＶ内に予め格納しておき、これを参照することによ
って高速な処理が可能になると共に回路を簡略化できる
。尚、画像の縮小処理においてＲＯＭ７から参照すべき
データは図中においてａで指されているものである。

また、このローテート量は縮小率の分母、すなわち本実
施例では最大８回でもとにもどるため、サイクリックに
利用することができる。尚、ＲＯＭ７の出力は信号線１
３を介してローテータ５およびマスク回路４に入力され
る。

次に原画像を３分の８倍に拡大する場合の処理について
説明する。拡大処理をする際の処理装置の論理的な接続
を第３図（ｂ）に示す。尚、拡大処理は１語長の拡大画
像の画素値を出力することを処理の１単位としている。

まず、原画像の１語分の画素値群を入力データバス１１
を介して入力レジスタ１にラッチする。次にこの出力を
ローデータ５へ転送する。ローデータ５は、“拡大を開
始するビット位置”を最上位置くように画素値群をロー
テートする。これは、次に拡大画素値生成回路３に対す
る入力を正規化する役目をはたす。

次いで拡大画素値生成回路３で入力３ビツトが８ビツト
に拡大されて、１語長の画素データとして出力レジスタ
６に出力される。

拡大画素値生成回路３も縮小画素値生成回路２と同様に
、第４図ら）に示すように拡大率に応じて出力するビッ
トの配列を変える働きをする。。

尚、拡大処理に際しても、ローデータ５内で入力画素値
群を操作して拡大画素値群を生成する操作は、予め決定
することができる。従って、第５図に示すように、２語
長のローデータ内入力レジスタでローテートするローテ
ート量を拡大率に応じてＲＯＭ７に１６語分格納し、ロ
ーテートの際に読み出す語を遷移させる。本実施例では
拡大率の分母を８にしたので、ローテート量の遷移は最
大１６回でもとに戻る。尚、画像の拡大処理においてＲ
ＯＭ７から参照されるデータは第５図中においてｂで指
されているものである。

なお、本実施例では画像のＹ方向の拡大・縮小処理につ
いてはふれていないが、これはＹ方向に連続する各行の
先頭アドレスを計算し、これを１ずつインクリメントし
ていけばよく、各画素それぞれについて画素のＹ座標を
計算する必要はない。

また、１倍の比率で変換する場合は、上述した縮小処理
あるいは拡大処理の何れをも適用することができる。

発明の効果以上詳述の如く、本発明に従う画像処理回路は、従来の
処理装置ではビット単位で行われていた画素値の処理を
、縮小処理では１語毎に入力して、拡大処理では１語毎
に出力して、処理するように構成されており、処理速度
の向上を達成することができる。

また、上述のような処理を実施する装置は、実質的な演
算回路を必要とせず、処理の一部をワイヤードロジック
化し、あるいはＲＯＭに固定した値を参照することによ
り、構成が簡便な上に動作も安定している。

更に、本明細書に記載した実施例では、８ビツトの処理
系を用いて８分のｍ倍の縮小及びｍ分の８倍の拡大を実
現する装置を説明したが、入力あるいは出力を複数語毎
に行うことにより、ｎの値を８に限定することなく、倍
率をその他の任意の値に設定して同様の処理を実施する
ことが可能である。

【図面の簡単な説明】

第１図は、本発明に従う画像処理装置の１態様の構成を
示すものであり、第２図（ａ）およびら）は、従来の画像処理の概念を説
明するためのものであり、第２図（ａ）は、拡大画像上
の格子点を原画像に重ねたものであり、第２図ら）は拡
大画面上で格子点に付与された画素値を示すものであり
、 ′！５３図（ａ）およびら）は、本発明に従う画像処理
装置における画像処理の論理的接続を示すものであり、
第３図（ａ）は画像縮小処理の流れを、第３図ら）は画
像拡大処理の流れを示しており、第４図（ａ）および（ｂ）は、縮小画素値生成回路およ
び拡大画素値生成回路の出力を示すものであり、第４図
（ａ）は、縮小率に応じて縮小画素値生成回路が出力す
る画素値群を、第４図（ｂ）は拡大率に応じて生成され
る拡大画素データを示しており、第５図は、本発明に従
う画像処理回路の備えるローデータの処理動作に伴うロ
ーテート量を示すものである。（主な参照番号）１・・入力レジスタ、２・・縮小画素値生成回路、３・・拡大画素値生成回路、４・・マスク回路、５・・ローデータ、６・・出力レジスタ、７・・ＲＯＭ。１０・・内部データ・バス、１１・・入力データ・バス、１２・・出力データ・バス、１３・・ローテート量を転送する信号線、ａ・・縮小処
理において参照する値、ｂ・・拡大処理において参照する値塚城区の゛（ａ）（ｂ）第４図 ”　　　　　　　　　　　ｎ

Claims

【特許請求の範囲】記憶装置にＸ方向およびＹ方向の２次元的に格納された
２値画素により形成された画像を拡大あるいは縮小する
画像処理装置であって、入力された１語長の画素値群から縮小画像の画素値を抽
出する縮小画素値生成回路と、ローテート量を記憶した
ＲＯＭを備えてビット単位の画素値をローテートするロ
ーテータと、連続したビット単位の画素値から１語毎の
画像データを出力するマスク回路と、入力されたビット
単位の画素値データから１語長の拡大画素値を生成する
拡大画素値生成回路とを、共通のデータバスに接続して
備え、画像をｎ分のｍ倍（ただし、ｎは０でない正の整数であ
り、ｍは０＜ｍ＜ｎの任意の整数である）に縮小する場
合は、前記２値画像のＸ方向に連続する１語長の画素値
群を前記縮小画素値生成回路に語毎に入力し、指定した
比率に従ってあらかじめ定めたビット位置の画素値を一
括して抽出し、該抽出された縮小画素値群を前記ローテ
ータおよび前記マスク回路によって語単位の縮小画像デ
ータとして出力し、原画像をｍ分のｎ倍（ただし、ｎは０でない正の整数で
あり、ｍは０＜ｍ＜ｎの任意の整数である）に拡大する
場合は、入力された画素値から、前記ローテータにより
拡大率に応じた画素数の画素値を抽出し、前記拡大画素
値生成回路によって該抽出された画素値から１語長の拡
大画素データを出力することを特徴とする上記画像処理
装置。