JPS62258519A - 分周器 - Google Patents
分周器Info
- Publication number
- JPS62258519A JPS62258519A JP10242986A JP10242986A JPS62258519A JP S62258519 A JPS62258519 A JP S62258519A JP 10242986 A JP10242986 A JP 10242986A JP 10242986 A JP10242986 A JP 10242986A JP S62258519 A JPS62258519 A JP S62258519A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- flip
- flop
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001360 synchronised effect Effects 0.000 claims description 11
- 238000010586 diagram Methods 0.000 description 5
- 230000000295 complement effect Effects 0.000 description 2
- 235000007119 Ananas comosus Nutrition 0.000 description 1
- 244000099147 Ananas comosus Species 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 239000004071 soot Substances 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は分周器に関する。
一般に、分周器はマイクロコンピュータなどのクロック
信号を分周するために不可欠なものであるＯ 従来の分周器は、第３図に示すように、クロック信号を
分周比に相補する段数を有するフリップフロラ１４で計
畝することによシ、所望の分局比に分周された出力パル
スを得ている。
信号を分周するために不可欠なものであるＯ 従来の分周器は、第３図に示すように、クロック信号を
分周比に相補する段数を有するフリップフロラ１４で計
畝することによシ、所望の分局比に分周された出力パル
スを得ている。
上述した従来の分周器は１分局比に相補する段数の７リ
ツプフロツプで構成されるカウンタ回路を用いているの
で１分局されたパルス１ｇ号の衝撃係認が固定されると
いう欠点かめる。−不発明の目的は、衝撃係数が可変で
きる分周器を提供することにるる。
ツプフロツプで構成されるカウンタ回路を用いているの
で１分局されたパルス１ｇ号の衝撃係認が固定されると
いう欠点かめる。−不発明の目的は、衝撃係数が可変で
きる分周器を提供することにるる。
本発明の分周器は、Ｎ（Ｎ≧２の整ａ）ビットのパイナ
！７８！１ｌＪａ１信号のそれぞれのビットで制御され
るへ個のセレクタから成る百号切侠回路と、クロック信
号を入力としそれぞれの出力を前記１６号切換回路に供
給するＮ段のＪＫフリップフロップから成る同期型カウ
ンタと、該同期型カウンタを同期させかつ前記信号切換
回路と同期型カウンタとの出力を入力として前記バイナ
リ制御信号に対応した衝撃係数を有するパルス信号を出
力する同期回路とを含んで構成てれる。
！７８！１ｌＪａ１信号のそれぞれのビットで制御され
るへ個のセレクタから成る百号切侠回路と、クロック信
号を入力としそれぞれの出力を前記１６号切換回路に供
給するＮ段のＪＫフリップフロップから成る同期型カウ
ンタと、該同期型カウンタを同期させかつ前記信号切換
回路と同期型カウンタとの出力を入力として前記バイナ
リ制御信号に対応した衝撃係数を有するパルス信号を出
力する同期回路とを含んで構成てれる。
次に１本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一大施例のブロック図である。
第１図に示す実施が１は、クロック信号ＣＬを入力とし
４段のＪＫ型フリップ７０ツブ１１〜１４で構成される
同期型カウンタ１と、４ビツトのバイナリ制御信号ＨＩ
の各ピッ）ａ−ｄそれぞれで切換制御され、それぞれが
７リヴプ７０ツブ１１４個のセレクタ２１〜２４から成
る信号切換回路２と、プリップフロップ１１〜１４の出
力Ｑｔｓ（＝ｈ、Ｑｓ及びＱ４の否定積をとるＮＡＮＤ
回路３１と、セレクタ２１〜２４の出力の否定槓をとる
Ｗの回路３２と、ＮＡＮＤ回路３１及び３２の論理積を
とるＡＮＤ回路３３と、ＮＡＮＤ回路３１の出力全タロ
ツク１ｇ号ＣＬで遅煤嘔せたリセット信号で７リツプ７
０ツブ１１〜１４にリセットするラッチ３４と、ＡへＤ
回路３３の出力をクロック信号ＣＬで遅延させた分周器
れたパルス信号ＵｔＪＴを出力するラッチ３５とを備え
る同期回路３とを含む。
４段のＪＫ型フリップ７０ツブ１１〜１４で構成される
同期型カウンタ１と、４ビツトのバイナリ制御信号ＨＩ
の各ピッ）ａ−ｄそれぞれで切換制御され、それぞれが
７リヴプ７０ツブ１１４個のセレクタ２１〜２４から成
る信号切換回路２と、プリップフロップ１１〜１４の出
力Ｑｔｓ（＝ｈ、Ｑｓ及びＱ４の否定積をとるＮＡＮＤ
回路３１と、セレクタ２１〜２４の出力の否定槓をとる
Ｗの回路３２と、ＮＡＮＤ回路３１及び３２の論理積を
とるＡＮＤ回路３３と、ＮＡＮＤ回路３１の出力全タロ
ツク１ｇ号ＣＬで遅煤嘔せたリセット信号で７リツプ７
０ツブ１１〜１４にリセットするラッチ３４と、ＡへＤ
回路３３の出力をクロック信号ＣＬで遅延させた分周器
れたパルス信号ＵｔＪＴを出力するラッチ３５とを備え
る同期回路３とを含む。
但し、第１図に示す来ｆＪｌ！１例は、バイナリ制御信
号ぐ」 Ｂｌｆ１４ビットとしたＮ４でデユーティ比を８：６と
する場合である。
号ぐ」 Ｂｌｆ１４ビットとしたＮ４でデユーティ比を８：６と
する場合である。
以下に、第１図に示す実施例のｍ作について第２図を参
照して説明する。
照して説明する。
第２図は第１図に示す実施例の動作を説明するためのタ
イム図である。
イム図である。
初段の７リツプフロツプ１１は入力されるクロック信号
ＣＬを１／２分周し、２段目のフリップフロップ１２は
７リツプ７０タグ１１の出力Ｑｌをクロック信号として
ｌ／２分周するというように、順次入力されるクロック
信号を１／２分周することを繰返し、リセット後クロッ
ク信号ＣＬの１４クロツクごとに７リツプフロツプ１１
〜１４はリセットされる。
ＣＬを１／２分周し、２段目のフリップフロップ１２は
７リツプ７０タグ１１の出力Ｑｌをクロック信号として
ｌ／２分周するというように、順次入力されるクロック
信号を１／２分周することを繰返し、リセット後クロッ
ク信号ＣＬの１４クロツクごとに７リツプフロツプ１１
〜１４はリセットされる。
又、リセット後タロツク信号ＣＬの８クロツクによって
、信号切換回路２の出力の否足槓をとるＮＡＮＬ）Ｌａ
１Ｍ ３２ （Ｄ出力カｆ ｘ−テ４ 比８ ： ６
ＣＬ”８ ”を作る。
、信号切換回路２の出力の否足槓をとるＮＡＮＬ）Ｌａ
１Ｍ ３２ （Ｄ出力カｆ ｘ−テ４ 比８ ： ６
ＣＬ”８ ”を作る。
従って、バイナリ制御信号ＢＩを［ｏ、ｏ、ｕ、ｉＪか
らｒｌ、ｌ、０．ＯＪ に変化することにより１分周
され之パルス１ぎ号（Ｊ［ＪＴのデユーティ比を１：１
３から１３：１まで可変できる。
らｒｌ、ｌ、０．ＯＪ に変化することにより１分周
され之パルス１ぎ号（Ｊ［ＪＴのデユーティ比を１：１
３から１３：１まで可変できる。
以上説明したように本発明の分周器は、信号切換回路′
Ｊｔ追加することによシ、クロック信号から分周される
パルス信号の衝撃係数ｔ−幅広く設定できるという効果
がある。
Ｊｔ追加することによシ、クロック信号から分周される
パルス信号の衝撃係数ｔ−幅広く設定できるという効果
がある。
第１図は不発明の一渠施例のブロック図、第２図は第１
図に示す実施例の動作を説明する友めのタイム図、第３
図は従来の分周器の一例のブロック図である。 １・・・・・・同期型カワツタ、２・・・・・・信号切
換回路、３・・・・・・同期回路、１１〜１４・・・・
・・フリップフロフ：ｌ；’、２１〜２４・・・・・・
セレクタ、３１．３２・山・・・・・ＮＡＮＤＡＮＤ回
路３・・・・・・ＡＮＤ回路、３４，３５・・・・・・
ラッチ、ＢＩ・・・・・・バイナリ制御信号、ＣＬ・・
・・・・クロック信号。
図に示す実施例の動作を説明する友めのタイム図、第３
図は従来の分周器の一例のブロック図である。 １・・・・・・同期型カワツタ、２・・・・・・信号切
換回路、３・・・・・・同期回路、１１〜１４・・・・
・・フリップフロフ：ｌ；’、２１〜２４・・・・・・
セレクタ、３１．３２・山・・・・・ＮＡＮＤＡＮＤ回
路３・・・・・・ＡＮＤ回路、３４，３５・・・・・・
ラッチ、ＢＩ・・・・・・バイナリ制御信号、ＣＬ・・
・・・・クロック信号。
Claims (1)
- Ｎ（Ｎ≧２の整数）ビットのバイナリ制御信号のそれぞ
れのビットで制御されるＮ個のセレクタから成る信号切
換回路と、クロック信号を入力としそれぞれの出力を前
記信号切換回路に供給するＮ段のＪＫフリップフロップ
から成る同期型カウンタと、該同期型カウンタを同期さ
せかつ前記信号切換回路と同期型カウンタとの出力を入
力として前記バイナリ制御信号に対応した衝撃係数を有
するパルス信号を出力する同期回路とを含むことを特徴
とする分周器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10242986A JPS62258519A (ja) | 1986-05-02 | 1986-05-02 | 分周器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10242986A JPS62258519A (ja) | 1986-05-02 | 1986-05-02 | 分周器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62258519A true JPS62258519A (ja) | 1987-11-11 |
Family
ID=14327220
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10242986A Pending JPS62258519A (ja) | 1986-05-02 | 1986-05-02 | 分周器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62258519A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009165064A (ja) * | 2008-01-10 | 2009-07-23 | Nec Corp | 分周回路及び分周方法 |
-
1986
- 1986-05-02 JP JP10242986A patent/JPS62258519A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009165064A (ja) * | 2008-01-10 | 2009-07-23 | Nec Corp | 分周回路及び分周方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2758994B2 (ja) | 同調リング発振器回路 | |
| KR940007543B1 (ko) | 고속 프로그램가능 분주기 | |
| US4991187A (en) | High speed prescaler | |
| US20020186808A1 (en) | Fully programmable multimodulus prescaler | |
| US4514696A (en) | Numerically controlled oscillator | |
| JPS62258519A (ja) | 分周器 | |
| JPH04117816A (ja) | 可変分周装置 | |
| US4081755A (en) | Baud rate generator utilizing single clock source | |
| JP2702111B2 (ja) | 多段分周バイナリ・カウンタ | |
| JP2530663B2 (ja) | 分周回路 | |
| JPH03171820A (ja) | ２ｎ―１分周回路 | |
| JP3850367B2 (ja) | クロック信号分周装置 | |
| JP2656240B2 (ja) | カウンタ回路 | |
| JP2533492B2 (ja) | 分周回路 | |
| JPH04117817A (ja) | 可変分周装置 | |
| JP2594571B2 (ja) | 遅延回路 | |
| JPH0831850B2 (ja) | フレ−ム同期クロツク作成回路 | |
| JP3829676B2 (ja) | 可変分周器 | |
| JPS58129833A (ja) | 可変分周器 | |
| IL118203A (en) | Precision time of day counting system | |
| JP2867134B2 (ja) | 数値制御発振器 | |
| JP2841360B2 (ja) | タイミング・ジエネレータ | |
| JPH01157616A (ja) | 同期式リングカウンタ | |
| JPS62126718A (ja) | シリアル・パラレル変換回路 | |
| JPH0253323A (ja) | 分周数の大きい高速可変分周回路 |