JPS62254518A - ゲ−ト・ドライブ回路 - Google Patents
ゲ−ト・ドライブ回路Info
- Publication number
- JPS62254518A JPS62254518A JP61096944A JP9694486A JPS62254518A JP S62254518 A JPS62254518 A JP S62254518A JP 61096944 A JP61096944 A JP 61096944A JP 9694486 A JP9694486 A JP 9694486A JP S62254518 A JPS62254518 A JP S62254518A
- Authority
- JP
- Japan
- Prior art keywords
- field effect
- effect transistor
- pulse transformer
- terminal
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 claims abstract description 76
- 230000000694 effects Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 3
- 101100263202 Mus musculus Usp9x gene Proteins 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/689—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors with galvanic isolation between the control circuit and the output circuit
- H03K17/691—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors with galvanic isolation between the control circuit and the output circuit using transformer coupling
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、インバータ装置、スイッチングレギュレータ
等に使われる電界効果トランジスタ等のゲートを駆動す
るゲート・ドライブ回路に関する。
等に使われる電界効果トランジスタ等のゲートを駆動す
るゲート・ドライブ回路に関する。
従来の技術
電界効果トランジスタの使用にあたっては、ゲート駆動
の良否が、動作損失や素子破壊など信頼性に大きな影響
を及ぼすので、最適な駆動方法が望まれていた。
の良否が、動作損失や素子破壊など信頼性に大きな影響
を及ぼすので、最適な駆動方法が望まれていた。
従来、この種のゲート・ドライブ回路は、第２図に示ず
ような構成であった。第２図において、７はパルス・ト
ランスで２次側の一端に第１電ｖ−効果トランジスタ８
のソース端子が接続され、他端には第２電界効果トラン
ジスタ９のソース端子と第１電界効果トランジスタ８の
グーｌ一端子が接続されている。前記第１電界効果トラ
ンジスタ８のドレイン端子は第２電界効果トランジスタ
９のゲート端子に接続されている。ゲート・ドライブ回
路１２は、このパルス・トランス７、第１電界効果１〜
ランジスタ８及び第２電界効果トランジスタ９からなる
。実用回路は、ゲート・ドライブ回路１２の第１電界効
果トランジスタ８のドレイン）さ子が抵抗１０を介して
第３電界効果トランジスタ１１のゲート端子に接続され
、前記第３電界効果トランジスタ１１のソース端子は第
２電界効果トランジスタ９のドレイン端子に接続されて
いる。
ような構成であった。第２図において、７はパルス・ト
ランスで２次側の一端に第１電ｖ−効果トランジスタ８
のソース端子が接続され、他端には第２電界効果トラン
ジスタ９のソース端子と第１電界効果トランジスタ８の
グーｌ一端子が接続されている。前記第１電界効果トラ
ンジスタ８のドレイン端子は第２電界効果トランジスタ
９のゲート端子に接続されている。ゲート・ドライブ回
路１２は、このパルス・トランス７、第１電界効果１〜
ランジスタ８及び第２電界効果トランジスタ９からなる
。実用回路は、ゲート・ドライブ回路１２の第１電界効
果トランジスタ８のドレイン）さ子が抵抗１０を介して
第３電界効果トランジスタ１１のゲート端子に接続され
、前記第３電界効果トランジスタ１１のソース端子は第
２電界効果トランジスタ９のドレイン端子に接続されて
いる。
この構成において、パルス・トランス７の１次側から制
御パルス信号を２次側へ伝送し、第１電界効果トランジ
スタ８及び第２電界効果トランジスタ９を交互にオン・
オフすることにより、第３電界効果トランジスタ１１を
駆動していた。
御パルス信号を２次側へ伝送し、第１電界効果トランジ
スタ８及び第２電界効果トランジスタ９を交互にオン・
オフすることにより、第３電界効果トランジスタ１１を
駆動していた。
発明が解決しようとする問題点
このような従来の構成では、第３図に示すように電界効
果トランジスタ１３には一般に内蔵ダイオード１４があ
るため、パルス・トランス７からの信号により第２電界
効果トランジスタ９を導通させるとき、第１電界効果ト
ランジスタ８の内蔵ダイオードの電（ｆｆ降下分（約０
．７Ｖ）だけ信号が減衰する。
果トランジスタ１３には一般に内蔵ダイオード１４があ
るため、パルス・トランス７からの信号により第２電界
効果トランジスタ９を導通させるとき、第１電界効果ト
ランジスタ８の内蔵ダイオードの電（ｆｆ降下分（約０
．７Ｖ）だけ信号が減衰する。
またオフ時には、第１電界効果トランジスタ８の内蔵ダ
イオードの逆回復時間による信号伝送の遅れが生じ、第
２電界効果トランジスタ９のグー１〜端子が第１電界効
果トランジスタ８のドレイン端子を通じてパルス・トラ
ンス７の２次側へ接続されているため、配線が長くなり
、オン・オフ時には、漂遊インダクタンスにより信号が
リンギングを起こしたりして動作が不安定であった。更
には、インバータＩＩ＝”ｌｌにこのゲート・ドライブ
回路１２を用いた場合、第３電界効果トランジスタの高
速スイッチング時における第１電界効果トランジスタ内
蔵のダイオードによる信号の減衰、遅延による動作損失
の増大と、上下相の同時オンによる第３電界効果トラン
ジスタの破損など、信頼性の低下という問題点を有して
いた。
イオードの逆回復時間による信号伝送の遅れが生じ、第
２電界効果トランジスタ９のグー１〜端子が第１電界効
果トランジスタ８のドレイン端子を通じてパルス・トラ
ンス７の２次側へ接続されているため、配線が長くなり
、オン・オフ時には、漂遊インダクタンスにより信号が
リンギングを起こしたりして動作が不安定であった。更
には、インバータＩＩ＝”ｌｌにこのゲート・ドライブ
回路１２を用いた場合、第３電界効果トランジスタの高
速スイッチング時における第１電界効果トランジスタ内
蔵のダイオードによる信号の減衰、遅延による動作損失
の増大と、上下相の同時オンによる第３電界効果トラン
ジスタの破損など、信頼性の低下という問題点を有して
いた。
本発明は、このような問題点を解決するもので、電界効
果トランジスタの内蔵ダイオードの影響をなくし、第３
電界効果トランジスタの駆動での動作損失の低減と信頼
性の向上を図ったゲート・ドライブ回路を提示すること
を目的とする。
果トランジスタの内蔵ダイオードの影響をなくし、第３
電界効果トランジスタの駆動での動作損失の低減と信頼
性の向上を図ったゲート・ドライブ回路を提示すること
を目的とする。
問題点を解決するための手段
この問題点を解決するために、本発明のゲート・ドライ
ブ回路は、パルス・トランスの２次側の一端を第１電界
効果トランジスタのソース端子及び第２電界効果トラン
ジスタのゲート端子に接続し、前記パルス・トランスの
２次側の他端を前記第１電界効果トランジスタのゲート
端子及び前記第２電界効果トランジスタのソース端子に
それぞれ接続したものである。
ブ回路は、パルス・トランスの２次側の一端を第１電界
効果トランジスタのソース端子及び第２電界効果トラン
ジスタのゲート端子に接続し、前記パルス・トランスの
２次側の他端を前記第１電界効果トランジスタのゲート
端子及び前記第２電界効果トランジスタのソース端子に
それぞれ接続したものである。
作 用
この構成により、第３電界効果トランジスタの駆動に第
１電界効果トランジスタの内蔵ダイオードが影響せず、
従って、第３Ｎ界効果トランジスタの駆動を高速且つ安
定して行なうことができ、スイッチング損失の減少と信
頼性の向上を得ることとなる。
１電界効果トランジスタの内蔵ダイオードが影響せず、
従って、第３Ｎ界効果トランジスタの駆動を高速且つ安
定して行なうことができ、スイッチング損失の減少と信
頼性の向上を得ることとなる。
実施例
以下本発明の一実施例を第１図に基づき説明する。第１
図において、１はパルス・トランスで、１次側と２次側
が絶縁され、信号の伝送を行なう。
図において、１はパルス・トランスで、１次側と２次側
が絶縁され、信号の伝送を行なう。
この２次側の一端に第１電界効果トランジスタ２のソー
ス端子及び第２電弄効果トランジスタ３のゲート端子が
接続され、またパルス・トランス１の２次側の他端には
、第１電界効果トランジスタ２のゲート端子及び第２電
界効果トランジスタ３のソース端子が接続されている。
ス端子及び第２電弄効果トランジスタ３のゲート端子が
接続され、またパルス・トランス１の２次側の他端には
、第１電界効果トランジスタ２のゲート端子及び第２電
界効果トランジスタ３のソース端子が接続されている。
このようにパルス・トランス１の２次側並びに第１電界
効果トランジスタ２及び第２電弄効宋トランジスタ３で
構成された回路が、ゲート・ドライブ回路６である。
効果トランジスタ２及び第２電弄効宋トランジスタ３で
構成された回路が、ゲート・ドライブ回路６である。
ゲート・ドライブ回路６の第１Ｔｉ界効果トランジスタ
２のドレイン端子は抵抗４の一端に接続し、第２電界効
果トランジスタ３のドレイン端子は第３電界効果トラン
ジスタ５のソース端子に接続し、抵抗４の他端は第３電
界効果トランジスタ５のゲート端子に接続する。
２のドレイン端子は抵抗４の一端に接続し、第２電界効
果トランジスタ３のドレイン端子は第３電界効果トラン
ジスタ５のソース端子に接続し、抵抗４の他端は第３電
界効果トランジスタ５のゲート端子に接続する。
以上のように構成された回路について次に動作を説明す
る。まずパルス・トランス１の１次側に信号（電圧±Ｅ
のパルス信号）を入力すると、電１Ｇ誘導により信号が
２次側へ誘起される。この誘起された信号は、第２電界
効果トランジスタ３のソース端子に対するゲート端子の
電圧がオン電圧より高くなるとき、つまりＶ工、＝＋Ｅ
のとき、第２電界効果トランジスタ３が導通する。この
ときパルス・トランス１の２次側の他端と第３電界効果
ｉ−ランジスタ５のソース端子が同電位となり、一方パ
ルス・トランス１の２次側の一端から第１電界効果トラ
ンジスタ２の内蔵ダイオードを通り、抵抗４を通って第
１電界効果トランジスタ５が充電され、第３電界効果ト
ランジスタ５は導通する。
る。まずパルス・トランス１の１次側に信号（電圧±Ｅ
のパルス信号）を入力すると、電１Ｇ誘導により信号が
２次側へ誘起される。この誘起された信号は、第２電界
効果トランジスタ３のソース端子に対するゲート端子の
電圧がオン電圧より高くなるとき、つまりＶ工、＝＋Ｅ
のとき、第２電界効果トランジスタ３が導通する。この
ときパルス・トランス１の２次側の他端と第３電界効果
ｉ−ランジスタ５のソース端子が同電位となり、一方パ
ルス・トランス１の２次側の一端から第１電界効果トラ
ンジスタ２の内蔵ダイオードを通り、抵抗４を通って第
１電界効果トランジスタ５が充電され、第３電界効果ト
ランジスタ５は導通する。
次にＶＩＮ＝ −Ｅのとき、第２電界効果トランジスタ
３はオフとなり、第１電界効果トランジスタ２は導通す
る。このため、パルストランス１の一端と抵抗４の一端
が同電位となり、またパルス・トランス１の他端と第３
電界効果トランジスタ５のソース端子とが第２電界効果
トランジスタ３の内蔵ダイオードを通じてつながり、第
３電界効果トランジスタ５のゲート端子から抵抗４を通
じてＩＩｌ電されて第３電界効果トランジスタ５はオフ
となる。
３はオフとなり、第１電界効果トランジスタ２は導通す
る。このため、パルストランス１の一端と抵抗４の一端
が同電位となり、またパルス・トランス１の他端と第３
電界効果トランジスタ５のソース端子とが第２電界効果
トランジスタ３の内蔵ダイオードを通じてつながり、第
３電界効果トランジスタ５のゲート端子から抵抗４を通
じてＩＩｌ電されて第３電界効果トランジスタ５はオフ
となる。
発明の効果
以上のように本発明によれば、電界効果トランジスタの
内蔵ダイオードの影響をなくすることにより、パルス・
トランスからの信号を減衰させずに伝送し、また高速信
号に対しても追従性がよくなる。ゲート・ドライブ回路
の２つの電界効果トランジスタのゲート端子をそれぞれ
パルス・トランスの２次側へ直接接続することにより、
配線を短くてき漂遊インダクタンスを低減して信号のリ
ンギングをなりシ確実な動作を行なわせることができる
。またゲート電圧がパルス信号の波高ｔＩｒｉにｔする
まで減衰せずに充電できるので、スイッヂング損失が減
少し、インバータ装置にこのグー１〜・ドライブ回路を
使用したとき第３電界効果トランジスタのゲート電圧の
減衰に基づくノイズｆＡｆｌの低下による第３電界効果
トランジスタの破に１を防１トでき、つまりは信頼性の
向上を図ることができ実用工大ぎな効果が得られる。
内蔵ダイオードの影響をなくすることにより、パルス・
トランスからの信号を減衰させずに伝送し、また高速信
号に対しても追従性がよくなる。ゲート・ドライブ回路
の２つの電界効果トランジスタのゲート端子をそれぞれ
パルス・トランスの２次側へ直接接続することにより、
配線を短くてき漂遊インダクタンスを低減して信号のリ
ンギングをなりシ確実な動作を行なわせることができる
。またゲート電圧がパルス信号の波高ｔＩｒｉにｔする
まで減衰せずに充電できるので、スイッヂング損失が減
少し、インバータ装置にこのグー１〜・ドライブ回路を
使用したとき第３電界効果トランジスタのゲート電圧の
減衰に基づくノイズｆＡｆｌの低下による第３電界効果
トランジスタの破に１を防１トでき、つまりは信頼性の
向上を図ることができ実用工大ぎな効果が得られる。
第１図は本発明の一実施例におけるゲート・ドライブ回
路の接続図、第２図は従来のゲート・ドライブ回路を示
す接続図、第３図は電界効果トランジスタの等価回路図
である。 １・・・パルス・トランス ２・・・第１電界効果トラ
ンジスタ ３・・・第２電界効果トランジスタ ６・・
・ゲート・ドライブ回路
路の接続図、第２図は従来のゲート・ドライブ回路を示
す接続図、第３図は電界効果トランジスタの等価回路図
である。 １・・・パルス・トランス ２・・・第１電界効果トラ
ンジスタ ３・・・第２電界効果トランジスタ ６・・
・ゲート・ドライブ回路
Claims (1)
- パルス・トランスの２次側の一端を第１電界効果トラン
ジスタのソース端子及び第２電界効果トランジスタのゲ
ート端子に接続し、前記パルス・トランスの２次側の他
端を前記第１電界効果トランジスタのゲート端子及び前
記第２電界効果トランジスタのソース端子にそれぞれ接
続してなるゲート・ドライブ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61096944A JPH07123222B2 (ja) | 1986-04-28 | 1986-04-28 | ゲ−ト・ドライブ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61096944A JPH07123222B2 (ja) | 1986-04-28 | 1986-04-28 | ゲ−ト・ドライブ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62254518A true JPS62254518A (ja) | 1987-11-06 |
| JPH07123222B2 JPH07123222B2 (ja) | 1995-12-25 |
Family
ID=14178424
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61096944A Expired - Lifetime JPH07123222B2 (ja) | 1986-04-28 | 1986-04-28 | ゲ−ト・ドライブ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07123222B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01114115A (ja) * | 1987-10-27 | 1989-05-02 | Yaskawa Electric Mfg Co Ltd | 電圧駆動形パワー素子のドライブ回路 |
| DE19963330C1 (de) * | 1999-02-10 | 2000-09-21 | Michael Klemt | Schaltungsanordnung zur galvanisch isolierten Ansteuerung eines Leistungstransistors |
| US6777827B1 (en) | 1999-02-10 | 2004-08-17 | Michael Klemt | Switching arrangement for galvanically insulated control of a load-controlled power switch |
| JP2012170244A (ja) * | 2011-02-15 | 2012-09-06 | Denso Corp | 半導体スイッチング素子の駆動回路 |
-
1986
- 1986-04-28 JP JP61096944A patent/JPH07123222B2/ja not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01114115A (ja) * | 1987-10-27 | 1989-05-02 | Yaskawa Electric Mfg Co Ltd | 電圧駆動形パワー素子のドライブ回路 |
| DE19963330C1 (de) * | 1999-02-10 | 2000-09-21 | Michael Klemt | Schaltungsanordnung zur galvanisch isolierten Ansteuerung eines Leistungstransistors |
| US6777827B1 (en) | 1999-02-10 | 2004-08-17 | Michael Klemt | Switching arrangement for galvanically insulated control of a load-controlled power switch |
| JP2012170244A (ja) * | 2011-02-15 | 2012-09-06 | Denso Corp | 半導体スイッチング素子の駆動回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07123222B2 (ja) | 1995-12-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2585284B2 (ja) | 電力ｍｏｓｆｅｔゲ−ト駆動回路 | |
| EP1633046A2 (en) | Digital signal transfer device | |
| JPH04230117A (ja) | ｄｖ／ｄｔ妨害排除能力を備えた回路とＭＯＳ回路のためのゲートドライバ | |
| JPH0728212B2 (ja) | パワ−ｍｏｓｆｅｔの制御回路 | |
| US5635867A (en) | High performance drive structure for MOSFET power switches | |
| JP3696833B2 (ja) | 電力用半導体装置 | |
| CA1198161A (en) | Voltage isolated gate drive circuit | |
| CN103582994A (zh) | 栅极驱动电路 | |
| JPH02214219A (ja) | バイポーラｍｏｓ３値出力バッファ | |
| JPS62254518A (ja) | ゲ−ト・ドライブ回路 | |
| US4048518A (en) | MOS buffer circuit | |
| US4550359A (en) | Voltage transient protection circuit for MOSFET power transistors | |
| CN112072901A (zh) | 高抗共模瞬变干扰能力功率器件驱动装置 | |
| US5737165A (en) | Apparatus for databus fault isolation | |
| Hurez et al. | A Disruptive Technology–Improving Half-Bridge Gate Driver Performances Using Galvanic Isolation | |
| JP4026054B2 (ja) | 直列接続された電圧駆動型半導体素子の制御装置 | |
| JP3341553B2 (ja) | 電力用半導体素子ゲート駆動回路用の信号伝送回路 | |
| CN2225112Y (zh) | 高速低噪隔离耦合器 | |
| JPH0720056B2 (ja) | 出力回路 | |
| JPS6052734U (ja) | 高周波信号切換え装置 | |
| CN118157657A (zh) | 一种驱动电路及电子设备 | |
| JP2661212B2 (ja) | パルストランスによる送信装置 | |
| JPH0687495B2 (ja) | 半導体集積回路装置 | |
| JPS63114318A (ja) | パワ−半導体スイツチ素子の駆動回路 | |
| JPH05191240A (ja) | 短絡保護回路 |