JP3341553B2 - 電力用半導体素子ゲート駆動回路用の信号伝送回路 - Google Patents
電力用半導体素子ゲート駆動回路用の信号伝送回路Info
- Publication number
- JP3341553B2 JP3341553B2 JP30081395A JP30081395A JP3341553B2 JP 3341553 B2 JP3341553 B2 JP 3341553B2 JP 30081395 A JP30081395 A JP 30081395A JP 30081395 A JP30081395 A JP 30081395A JP 3341553 B2 JP3341553 B2 JP 3341553B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal transmission
- signal
- gate drive
- photocoupler
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electronic Switches (AREA)
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、インバータを構成
する電力用半導体素子、例えばＩＧＢＴ（絶縁ゲートバ
イポーラトランジスタ）のゲート駆動回路へゲート信号
を伝送する信号伝送回路に関する。
する電力用半導体素子、例えばＩＧＢＴ（絶縁ゲートバ
イポーラトランジスタ）のゲート駆動回路へゲート信号
を伝送する信号伝送回路に関する。
【０００２】
【従来の技術】現在、ＩＧＢＴのゲート駆動回路へ信号
を伝送するには、信号回路とパワー回路をフォトカプラ
により電気的に絶縁する信号伝送方式が多く用いられて
いる。その回路構成の一例（従来例１）を図２に示す。
を伝送するには、信号回路とパワー回路をフォトカプラ
により電気的に絶縁する信号伝送方式が多く用いられて
いる。その回路構成の一例（従来例１）を図２に示す。
【０００３】即ち、フォトカプラＰＣの一次側は、オー
プンコレクタのＴＴＬ，トランジスタ等よりなるロジッ
ク回路（ゲート回路）ＩＣ1を接続する構成とし、二次
側に伝達した信号を、ゲート抵抗を通してＩＧＢＴのゲ
ート端子に入力して高速スイッチングさせる。フォトカ
プラＰＣの入力回路には、コンデンサＣ1や抵抗Ｒ1〜Ｒ
3によるノイズ対策回路を設けており、信号伝送経路が
長くなった場合などに侵入するノイズに対するマージン
を高めて、動作の安定化を図っている。ツェナーダイオ
ードＺＤ1もノイズ対策の一つである。なお、フォトカ
プラＰＣの発光部と直列に制限抵抗Ｒ4を接続してい
る。
プンコレクタのＴＴＬ，トランジスタ等よりなるロジッ
ク回路（ゲート回路）ＩＣ1を接続する構成とし、二次
側に伝達した信号を、ゲート抵抗を通してＩＧＢＴのゲ
ート端子に入力して高速スイッチングさせる。フォトカ
プラＰＣの入力回路には、コンデンサＣ1や抵抗Ｒ1〜Ｒ
3によるノイズ対策回路を設けており、信号伝送経路が
長くなった場合などに侵入するノイズに対するマージン
を高めて、動作の安定化を図っている。ツェナーダイオ
ードＺＤ1もノイズ対策の一つである。なお、フォトカ
プラＰＣの発光部と直列に制限抵抗Ｒ4を接続してい
る。
【０００４】このようなフォトカプラＰＣの一次側がオ
ープンコレクタ方式の信号伝送回路では、オフ信号入力
時に信号伝送路のａ−ｂ間はオープンとなるため、コン
デンサＣ1の放電経路が減り、充電に比べて放電が遅く
なる。この結果、図３（ｃ）に示すようにフォトカプラ
ＰＣの一次電圧は、オンに比べオフ時定数が大きくな
り、入力信号（図３（ａ））に対するフォトカプラＰＣ
のオフはオンに比べて遅くなる。もしも、図３（ｄ）の
ようにオフ信号入力後、信号伝送路にノイズが侵入した
場合、図３（ｅ）に示すように信号に重畳されたノイズ
がオンレベルを越えてインバータ回路の誤動作を引き起
こす可能性が高くなる。図３（ｂ）のようにオフ時定数
が小さければ、図３（ｆ）のようにノイズだけでオンレ
ベルには達せず、誤動作は防止される。
ープンコレクタ方式の信号伝送回路では、オフ信号入力
時に信号伝送路のａ−ｂ間はオープンとなるため、コン
デンサＣ1の放電経路が減り、充電に比べて放電が遅く
なる。この結果、図３（ｃ）に示すようにフォトカプラ
ＰＣの一次電圧は、オンに比べオフ時定数が大きくな
り、入力信号（図３（ａ））に対するフォトカプラＰＣ
のオフはオンに比べて遅くなる。もしも、図３（ｄ）の
ようにオフ信号入力後、信号伝送路にノイズが侵入した
場合、図３（ｅ）に示すように信号に重畳されたノイズ
がオンレベルを越えてインバータ回路の誤動作を引き起
こす可能性が高くなる。図３（ｂ）のようにオフ時定数
が小さければ、図３（ｆ）のようにノイズだけでオンレ
ベルには達せず、誤動作は防止される。
【０００５】上記の問題点を解消するものとして、本出
願人が先に出願した特願平７−７８０３５号「ＩＧＢＴ
ゲート駆動回路用の信号伝送回路」がある。その回路構
成を従来例２として図４に示す。
願人が先に出願した特願平７−７８０３５号「ＩＧＢＴ
ゲート駆動回路用の信号伝送回路」がある。その回路構
成を従来例２として図４に示す。
【０００６】図中、ＰＣはフォトカプラ、ＩＣ1はこの
フォトカプラＰＣの一次側に接続したオープンコレクタ
方式のロジック回路（ゲート回路）である。信号伝送路
の信号発生側に抵抗Ｒ1を設け、フォトカプラ入力側に
ノイズに対するマージンを高めるＣＲ回路を設けてい
る。また、フォトカプラＰＣの発光部と直列に抵抗Ｒ4
を接続している。
フォトカプラＰＣの一次側に接続したオープンコレクタ
方式のロジック回路（ゲート回路）である。信号伝送路
の信号発生側に抵抗Ｒ1を設け、フォトカプラ入力側に
ノイズに対するマージンを高めるＣＲ回路を設けてい
る。また、フォトカプラＰＣの発光部と直列に抵抗Ｒ4
を接続している。
【０００７】前記ＣＲ回路は、抵抗Ｒ3，Ｒ21，Ｒ22，
コンデンサＣ1，ツェナーダイオードＺＤ1，ダイオード
Ｄ1により構成している。抵抗Ｒ21，Ｒ22は、従来例１
（図２）の抵抗Ｒ2を２分割したもので、その分割点と
コンデンサＣ1の端子の間にダイオードＤ1を接続してい
る。このダイオードＤ1は、コンデンサＣ1の放電時に抵
抗Ｒ3，Ｒ21のバイパス回路となるものであり、抵抗Ｒ
21，Ｒ22は適切な抵抗値に選定する。
コンデンサＣ1，ツェナーダイオードＺＤ1，ダイオード
Ｄ1により構成している。抵抗Ｒ21，Ｒ22は、従来例１
（図２）の抵抗Ｒ2を２分割したもので、その分割点と
コンデンサＣ1の端子の間にダイオードＤ1を接続してい
る。このダイオードＤ1は、コンデンサＣ1の放電時に抵
抗Ｒ3，Ｒ21のバイパス回路となるものであり、抵抗Ｒ
21，Ｒ22は適切な抵抗値に選定する。
【０００８】このような構成とすると、信号入力時に
は、ダイオードＤ1を省いた従来例１と同じ回路とな
り、速やかにオンする。オフ時には、コンデンサＣ1の
放電はダイオードＤ1と抵抗Ｒ22を放電経路として行わ
れる。この結果、オンの時定数は変わらず、オフの放電
時定数のみが小さくなり、ノイズ耐量が向上する。
は、ダイオードＤ1を省いた従来例１と同じ回路とな
り、速やかにオンする。オフ時には、コンデンサＣ1の
放電はダイオードＤ1と抵抗Ｒ22を放電経路として行わ
れる。この結果、オンの時定数は変わらず、オフの放電
時定数のみが小さくなり、ノイズ耐量が向上する。
【０００９】
【発明が解決しようとする課題】このようにＣＲ回路の
コンデンサＣ1の放電を促進させる回路を設けたことに
より、オフの放電時定数のみを小さくすることができる
が、抵抗の分圧比率によっては放電促進回路のダイオー
ドＤ1が信号伝送路へのノイズ侵入時に誤動作を引き起
こす原因となってしまうことがある。
コンデンサＣ1の放電を促進させる回路を設けたことに
より、オフの放電時定数のみを小さくすることができる
が、抵抗の分圧比率によっては放電促進回路のダイオー
ドＤ1が信号伝送路へのノイズ侵入時に誤動作を引き起
こす原因となってしまうことがある。
【００１０】そこで本発明は、上記課題を解決し、ノイ
ズ耐量の向上と動作の安定化が図れる電力用半導体素子
ゲート駆動回路用の信号伝送回路を提供することを目的
とする。
ズ耐量の向上と動作の安定化が図れる電力用半導体素子
ゲート駆動回路用の信号伝送回路を提供することを目的
とする。
【００１１】
【課題を解決するための手段】本発明は、フォトカプラ
の一次側はオープンコレクタ方式で信号を伝送するとと
もに、フォトカプラの入力回路にノイズ対策としてＣＲ
回路を設けた電力用半導体素子ゲート駆動回路用の信号
伝送回路において、オフ信号の入力に伴ってＣＲ回路の
コンデンサの放電を促進させる回路として、信号伝送路
の２線間の抵抗を分割し、その分割点とコンデンサの端
子の間にバイパス用のダイオードを接続する一方、信号
伝送路にインダクタを挿設したことを特徴とするもので
あり、オフ時にはコンデンサの放電経路にバイパス回路
が形成され、速やかにコンデンサの放電が行われる。同
時に、動作も安定する。
の一次側はオープンコレクタ方式で信号を伝送するとと
もに、フォトカプラの入力回路にノイズ対策としてＣＲ
回路を設けた電力用半導体素子ゲート駆動回路用の信号
伝送回路において、オフ信号の入力に伴ってＣＲ回路の
コンデンサの放電を促進させる回路として、信号伝送路
の２線間の抵抗を分割し、その分割点とコンデンサの端
子の間にバイパス用のダイオードを接続する一方、信号
伝送路にインダクタを挿設したことを特徴とするもので
あり、オフ時にはコンデンサの放電経路にバイパス回路
が形成され、速やかにコンデンサの放電が行われる。同
時に、動作も安定する。
【００１２】
【発明の実施の形態】図１に本発明の実施形態を示す。
回路構成は、図４に示す従来例２と略同様であり、同一
構成部分には同じ符号を付して説明する。図中、ＰＣは
フォトカプラ、ＩＣ1はこのフォトカプラＰＣの一次側
に接続したオープンコレクタ方式のロジック回路（ゲー
ト回路）である。信号伝送路の信号発生側に抵抗Ｒ1を
設け、フォトカプラ入力側にノイズに対するマージンを
高めるＣＲ回路を設けている。このＣＲ回路の入力側信
号伝送路にインダクタＬ1を挿設している。また、フォ
トカプラＰＣの発光部と直列に抵抗Ｒ4を接続してい
る。
回路構成は、図４に示す従来例２と略同様であり、同一
構成部分には同じ符号を付して説明する。図中、ＰＣは
フォトカプラ、ＩＣ1はこのフォトカプラＰＣの一次側
に接続したオープンコレクタ方式のロジック回路（ゲー
ト回路）である。信号伝送路の信号発生側に抵抗Ｒ1を
設け、フォトカプラ入力側にノイズに対するマージンを
高めるＣＲ回路を設けている。このＣＲ回路の入力側信
号伝送路にインダクタＬ1を挿設している。また、フォ
トカプラＰＣの発光部と直列に抵抗Ｒ4を接続してい
る。
【００１３】前記ＣＲ回路は、抵抗Ｒ3，Ｒ21，Ｒ22，
コンデンサＣ1，ツェナーダイオードＺＤ1，ダイオード
Ｄ1により構成している。抵抗Ｒ21，Ｒ22は、従来例１
（図２）の抵抗Ｒ2を２分割したもので、その分割点と
コンデンサＣ1の端子の間にダイオードＤ1を接続してい
る。このダイオードＤ1は、コンデンサＣ1の放電時に抵
抗Ｒ3，Ｒ21のバイパス回路となるものであり、抵抗Ｒ
21，Ｒ22は適切な抵抗値に選定する。
コンデンサＣ1，ツェナーダイオードＺＤ1，ダイオード
Ｄ1により構成している。抵抗Ｒ21，Ｒ22は、従来例１
（図２）の抵抗Ｒ2を２分割したもので、その分割点と
コンデンサＣ1の端子の間にダイオードＤ1を接続してい
る。このダイオードＤ1は、コンデンサＣ1の放電時に抵
抗Ｒ3，Ｒ21のバイパス回路となるものであり、抵抗Ｒ
21，Ｒ22は適切な抵抗値に選定する。
【００１４】次に、動作について述べる。信号入力時に
は、ダイオードＤ1を省いた従来例１に信号伝送路にイ
ンダクタＬ1を挿設した回路となり、所定の時定数でオ
ンする。オフ時には、コンデンサＣ1の放電はダイオー
ドＤ1と抵抗Ｒ22を放電経路として速やかに行われる。
は、ダイオードＤ1を省いた従来例１に信号伝送路にイ
ンダクタＬ1を挿設した回路となり、所定の時定数でオ
ンする。オフ時には、コンデンサＣ1の放電はダイオー
ドＤ1と抵抗Ｒ22を放電経路として速やかに行われる。
【００１５】もし、信号伝送路へのノイズ侵入があって
も、オン時にはインダクタＬ1が挿設されていることに
より（オン信号に対するディレイが十分に確保されるこ
とにより）、またオフ時にはバイパス回路でコンデンサ
Ｃ1の放電が促進されることにより、誤動作は確実に防
止される。
も、オン時にはインダクタＬ1が挿設されていることに
より（オン信号に対するディレイが十分に確保されるこ
とにより）、またオフ時にはバイパス回路でコンデンサ
Ｃ1の放電が促進されることにより、誤動作は確実に防
止される。
【００１６】即ち、オフの放電時定数が小さくなり、ノ
イズ耐量が向上する。しかも、動作が安定化する。
イズ耐量が向上する。しかも、動作が安定化する。
【００１７】
【発明の効果】以上のように本発明によれば、オフ信号
入力時にコンデンサの放電を促進させる回路を設けて、
オフ動作を速めるようにしたので、オフ信号入力後の侵
入ノイズがオンレベルまで達しにくくなり、いわゆるノ
イズ耐量を向上できる。しかも、ＣＲ回路の入力側信号
伝送路にインダクタを挿設したので、オン信号に対する
ディレイを十分に確保しながらオフ時間を短縮すること
ができるようになり、これによって動作の安定化が図れ
る。
入力時にコンデンサの放電を促進させる回路を設けて、
オフ動作を速めるようにしたので、オフ信号入力後の侵
入ノイズがオンレベルまで達しにくくなり、いわゆるノ
イズ耐量を向上できる。しかも、ＣＲ回路の入力側信号
伝送路にインダクタを挿設したので、オン信号に対する
ディレイを十分に確保しながらオフ時間を短縮すること
ができるようになり、これによって動作の安定化が図れ
る。
【図１】本発明による電力用半導体素子ゲート駆動回路
用の信号伝送回路の実施形態を示す回路図。
用の信号伝送回路の実施形態を示す回路図。
【図２】電力用半導体素子ゲート駆動回路用の信号伝送
回路の従来例１を示す回路図。
回路の従来例１を示す回路図。
【図３】信号伝送回路の信号伝送状況を説明するための
波形図であって、（ａ）は信号、（ｂ）はフォトカプラ
入力（理想回路）、（ｃ）はフォトカプラ入力（従来例
の回路）、（ｄ）は侵入ノイズ、（ｅ）はノイズ侵入時
のフォトカプラ入力（理想回路）、（ｆ）はノイズ侵入
時のフォトカプラ入力（従来例の回路）。
波形図であって、（ａ）は信号、（ｂ）はフォトカプラ
入力（理想回路）、（ｃ）はフォトカプラ入力（従来例
の回路）、（ｄ）は侵入ノイズ、（ｅ）はノイズ侵入時
のフォトカプラ入力（理想回路）、（ｆ）はノイズ侵入
時のフォトカプラ入力（従来例の回路）。
【図４】電力用半導体素子ゲート駆動回路用の信号伝送
回路の従来例２を示す回路図。
回路の従来例２を示す回路図。
ＰＣ…フォトカプラ ＩＣ1…オープンコレクタ方式のロジック回路 Ｒ1〜Ｒ4，Ｒ21，Ｒ22…抵抗 Ｃ1…コンデンサ ＺＤ1…ツェナーダイオード Ｄ1…ダイオード Ｌ1…インダクタ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 1/08 301 H02M 7/537
Claims (1)
- 【請求項１】 フォトカプラの一次側はオープンコレク
タ方式で信号を伝送するとともに、フォトカプラの入力
回路にノイズ対策としてＣＲ回路を設けた電力用半導体
素子ゲート駆動回路用の信号伝送回路において、オフ信
号の入力に伴ってＣＲ回路のコンデンサの放電を促進さ
せる回路として、信号伝送路の２線間の抵抗を分割し、
その分割点とコンデンサの端子の間にバイパス用のダイ
オードを接続する一方、信号伝送路にインダクタを挿設
したことを特徴とする電力用半導体素子ゲート駆動回路
用の信号伝送回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30081395A JP3341553B2 (ja) | 1995-11-20 | 1995-11-20 | 電力用半導体素子ゲート駆動回路用の信号伝送回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30081395A JP3341553B2 (ja) | 1995-11-20 | 1995-11-20 | 電力用半導体素子ゲート駆動回路用の信号伝送回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09149628A JPH09149628A (ja) | 1997-06-06 |
| JP3341553B2 true JP3341553B2 (ja) | 2002-11-05 |
Family
ID=17889418
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30081395A Expired - Fee Related JP3341553B2 (ja) | 1995-11-20 | 1995-11-20 | 電力用半導体素子ゲート駆動回路用の信号伝送回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3341553B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005094975A (ja) * | 2003-09-19 | 2005-04-07 | Toshiba Corp | 電力変換装置 |
| JP5712357B2 (ja) | 2010-12-13 | 2015-05-07 | パナソニックＩｐマネジメント株式会社 | 電池パック |
-
1995
- 1995-11-20 JP JP30081395A patent/JP3341553B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09149628A (ja) | 1997-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0206505A1 (en) | An overcurrent protective circuit for modulated-conductivity type MOSFET | |
| JP3758738B2 (ja) | Ｍｏｓゲート型電力用半導体素子を用いた高電圧側スイッチ回路 | |
| JP2777307B2 (ja) | 短絡保護回路 | |
| US5043587A (en) | Photocoupler circuit having DC power source in series with detection and switching means | |
| US4695915A (en) | Short circuit and overload protection circuit for output stage transistors | |
| US20080068867A1 (en) | Integrated circuit and DC-DC converter formed by using the integrated circuit | |
| US4291357A (en) | Short circuit protection circuit | |
| EP0618681B1 (en) | Driver for bus circuit of motor vehicle multiplex communications system | |
| US4450571A (en) | Two-way signal transmission and one-way DC power supply using a single line pair | |
| US7126308B2 (en) | Interface circuit with power converter with interface circuit and electric vehicle with power converter | |
| JP3341553B2 (ja) | 電力用半導体素子ゲート駆動回路用の信号伝送回路 | |
| JP3339247B2 (ja) | Ｉｇｂｔゲート駆動回路用の信号伝送回路 | |
| JP3602011B2 (ja) | 制御回路 | |
| US4945358A (en) | Short circuit protection arrangement for a driver circuit | |
| JP2000184582A (ja) | ソレノイド駆動装置 | |
| JP3066754B2 (ja) | ゲート駆動回路 | |
| JPH03106217A (ja) | 絶縁ゲートトランジスタの駆動回路，過電流検出回路及び半導体装置 | |
| US6194951B1 (en) | Method and device for diving an integrated power output stage | |
| JP2002235643A (ja) | 内燃機関用点火装置 | |
| JP3764259B2 (ja) | インバータ装置 | |
| JPH0669136B2 (ja) | 過電流保護機能を備えたスイッチ装置 | |
| JPH02262826A (ja) | 静電誘導形自己消弧素子の過電流検出方法および装置、それを用いた駆動回路とインバータ装置 | |
| JPH03222516A (ja) | 半導体装置 | |
| US6653864B2 (en) | Interface | |
| JPH0435218A (ja) | ドライブ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |