JPS62251613A - 距離測定装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、例えばオートフォーカスカメラ（ＡＦＩＣ
）等に用いることができる距離測定装置に関する。

〔従来の技術〕

第４図はかかる従来の距離測定装置における測定原理を
示す原理図である。同図において、２１は被写体、２２
．２３はレンズ、２４はレンズの焦点面、２５．２６．
２７は像、２日は第１の受光素子列、２９は第２の受光
素子列である。

被写体２１は２つのレンズ２２および２３により、それ
ぞれ焦点面２４上に像２５および２６を結ぶ。なお、被
写体２１が無限遠にある場合は、被写体２１からの光線
は光路ｔに浴って入射し、像２７を結ぶ。したがって、
像２６と像２７との間隔Ｘが検出できれば、被写体２１
までの距離ａは周知の三角測量法を利用して、次のよう
に求めることができる。

ここで、ｆｅはレンズ２２および２３の焦点距離、Ｂは
レンズ２２と２３との光軸間距離である。なお、焦点面
２４上に鮮明な像を得るようにするためｆｅ＜ａとされ
る。通常は、無限遠にある被写体像２７は不明であるの
で、この場合はレンズ２２による像２５を用いる。そし
て、これらの像の位置または間隔は、焦点面２４のレン
ズ２２および２３による結像位置近傍に第１および第２
の受光素子列２８．２９を配置するとともに、これら受
光素子列における各受光素子の被写体が無限遠にあると
仮定したときに同じ像点を結ぶもの同志をベア（組）と
して考え、これを基準として各受光素子の出力の相関（
または比較）を利用して求める。

このような相関をとるためには、受光素子出力を何らか
の形で処理することが必要である。そこで、受光素子出
力を所定のスレッシュホールドレベルで２値化すること
が考えられる。しかし、このように単純に２値化すると
ノイズや素子のばらつきによって誤動作するおそれがあ
るので、従来は例えば次の如く２値化している。

第５図は、かかる従来の２値化回路の例を示す回路図で
ある。なお、同図には１ビット分しか示されていないが
、これらを所定数設けることにより受光素子列に対応す
る２値化回路列が形成される。同図において、３０はフ
ォトダイオード（受光素子）、３１．３２はスイッチン
グトランジスタ、３３ａｇｆｌ（コンデンサ）、３４は
インバータゲートである。

その動作は、まず、ＣＬＥＡＲ人力によりスイッチング
トランジスタ３１をＯＮさせ、容ｌｌＣの電荷を放電さ
せることにより開始される。その後、ＣＬＥＡＲ入力に
よりスイッチングトランジスタ３１をＯＦＦさせ、次に
入力Ｇによりスイッチングトランジスタ５２をＯＮさせ
る。すると、容量３３には、フォトダイオード３０より
スイッチングトランジスタ３２を通して光の強度にをま
ぼ比例した電流ｉが流れ込む。スイッチングトランジス
タ３２をＯＮさせた後、ある時間ｔたったら今度は入力
Ｇを操作してスイッチングトランジスタ５２をＯＦＦさ
せる。この時容量３３には、略ｔｘｔの電荷がたまって
おり、その結果インバータゲート５４の人力には、Ｖｉ
ｎ＝ｉｔ／Ｃの電圧が加えられることになる。インバー
タゲート３４のスレッシュホールド電圧をＶｔｈとする
と、Ｖｉｎ≧Ｖｔｈならばインバータゲートの出力値は
“０＃となり、Ｖｉｎ＜Ｖｔｈならばインバータゲート
の出力値は＠１”となる。もしくは、インバータゲート
３４の次段にもう１つインバータゲートを接続してｖｉ
ｎとＶｔｈの大小関係による出力値を逆にすることもで
きる。

すなわち、第５図に示す回路は光電流をコンデンサ３３
によって積分し、その積分値が所定値に達する迄の積分
時間に応じて受光強度を２値信号に変換する回路と云う
ことができる。したがって、以下これを変換素子または
センサと呼ぶととくする。なお、この変換素子は受光素
子に対応して設けられることは前述のとおりである。

ところで、第５図においては、スイッチングトランジス
タ３２の導通時間が長ずざると全ての受光素子において
容量（コンデンサ）３３が充電されすぎてインバータゲ
ート３４の入力がスレッシュホールド電圧を越えてしま
うし、反対に短かすぎると容量３３が殆んど充電されな
いため、どの受光素子においてもインバータゲート３４
の入力がそのスレッシュホールド電圧を越えることがで
きない。すなわち、スイッチングトランジスタの導通時
間を考慮せずに２値化すると、例えば全て”０”または
“１”のパターンしか得られず、何らの情報も得られな
いことになる。このため、受光素子列全体の受光量を考
慮して導通時間を最適に制御することが要求されるが、
この種の制御は一般に複雑であると云う難点がある。

そこで、例えば特開昭５９−１３３５１０号公報に示さ
れるものが提案されている。これは、１組のフォトセン
サ（受光素子）の積分時間差、すなわち対をなす２つの
フォトセンサからの出力をコンデンサによりそれぞれ積
分して所定電圧に達するまでの時間の差を＋１．０．−
１の３値に量子化するもので、積分時間をセンサアレイ
方向に大まかに微分３値化する方式と云うことができる
。

〔発明が解決しようとする問題点〕

ところで、この種の距離測定装置では２つのセンサアレ
イ出力の相関（比較）から距離を求めるものであるから
、その出力はできるだけ忠実に表現されることが望まし
い。しかるに、上記の如き３値化方式ではセンサアレイ
出力を表現するための積分時間差が３値でしか表現され
ないため情報量が不足し、その結果高精度の距離測定が
できないと云う問題がある。

したがって、この発明は比較的簡単な構成で距離測定精
度の向上を図ることを目的とする。

〔問題点を解決するための手段〕

各群内変換素子の所定の２個ずつを対として少なくとも
１対以上設けられるその各々に対し、対をなす変換素子
のいずれが先に応答するかに応じて正または負の符号を
付与する符号付与手段と、同じく対をなす変換素子のい
ずれか一方のみが応答している期間を検出する検出手段
と、群内変換素子のうちのいずれが最初に応答するかを
検出しその応答時間に応じた周波数のクロック信号を選
択して出力するクロック信号選択出力手段と、選択され
たクロック信号を上記検出期間に応じた数だけカウント
するカウンタとを設ける。

〔作用〕

各変換素子群内でその所定２個ずつを対として組み合わ
せ、各対毎の積分時間差を上記カウンタによってＮ　（
−２”　）値化し、上記符号付与手段によってこの値に
符号を付けて精度の高い積分時間差信号を得ると〜もに
、一番最初に応答した変換素子の応答時間から上記クロ
ック信号選択出力手段にて決定されたクロック信号を用
いることにより、上記カウンタをオーバフローさせ表い
ようにする。

〔実施例〕

第１図はこの発明の実施例を示す構成図、第２図はカウ
ンタ兼シフトレジスタ回路の具体例を示す概要図である
。

第１図において、１ａ、１ｂは変換素子で、１つの変換
素子群内の例えば隣り合う２つを示している。なお、そ
の前段に設けられるべき受光素子群や撮像系は従来と同
様で良いので、図示は省略されている。２　ａ　＊　２
　ｂはｎビットカウンタ部で、２ａには排他的論理和（
ＥＯａ）ゲート４を介する変換素子１　ａ　＋　１　ｂ
からの出力とクロック信号φ１とがアンドゲート１２を
介して入力される。

また、２ｂには図示されない変換素子対からの出力が入
力され、以下同様である。

このｎビットカウンタ部２ａ、２ｂは、第２図にポスカ
ウンタ兼シフトレジスタ回路の一部をブロック化して示
したもので、このカウンタ兼シフトレジスタ回路社例え
ばｎＸｍ個のＤ形フリップフロップ（以下、Ｄ／ＦＦと
略記する。）を２次元的に配列して構成される。第２図
にはその一部分が示されている。こ〜に、１５ａ〜１５
ｃはＤ形フリップフロップ、１６ａ〜１６ｄはナントゲ
ートを組み合わせて構成される切替回路、Ｓｅ。

る。すなわち、一般にフリップフロップを縦続接続する
ことにより、カウンタまたはシフトレジスタを構成し得
ることは良く知られているところであるが、こ〜ではＤ
／ＦＦと切換回路とを図示の如く組み合わせ、とのＤ／
Ｆ　Ｆ　ｔ−縦に接続して第１図の如きｎビットカウン
タ部２ａ、２ｂを構成する一方、これを横に接続してｍ
ピットのシフトレジスタとなるようにしたものである。

この切り換えを行なうための信号がセレクト信号であり
、こメではこれが例えばハイレベル（Ｉ（）のときは（
Ｓｅ）、切換回路によりシフトクロックφ３を無効にし
てカウンタとして作用させる一方、これがローレベル（
Ｌ）のときは（ｓｅ）、　シフトクロックφ３を有効に
してシフトレジスタとして作用させるようにしている。

なお、第２図のＤ／ＦＦ１５ａ、１５ｂがそれぞれ第１
図のｎビットカウンタ部２ａ　、２ｂの最下位ビットに
対応するものとすると、その各々のクロック端子Ｃ、Ｃ
Ｋは変換素子対からの出力Ａ、Ａ’がそれぞれ図示の如
く入力される。また、上記ｎの数は数値化すべきビット
数に応じて、同じくｍの数は変換素子対の数に応じてそ
れぞれ決定される。

Ｄ／ＦＦ３はｎビットカウンタ部２ａ　、２ｂ・・・の
カウント値に付与すべき正、負の符号を記憶させるため
のもので、その出力Ｑｓｉは変換素子１ａが先に応答す
れば′Ｌ”で、変換素子１ｂが先に応答すれば″Ｈ’に
なる。つまり、変換素子の出力は応答時に＠　ＨＨにな
るものとすると、変換素子１ａの応答が先で１ｂの応答
が後の場合は、変換素子１ａの出力Ｓｉはインバータ５
にて”Ｌ”、変換素子１ｂの出力Ｓ　ｉ＋１は１Ｌ”の
ためナントゲート６の出力は“Ｈ＃となり、Ｄ／ＦＦ３
はセットされず＠Ｌ”となる（セット端子Ｓは１Ｌ”で
セットのため）。なお、上記と逆の場合は“Ｈ”になる
ことは云う迄もない。このＤ／ＦＦ５もｍ段接続されて
おり、その出力はカウント値の処理回路への掃き出しと
同じタイミング、すなわちシフトクロックφ、によって
順次シフトされる。これにより、各変換素子対のカウン
ト値に正または負の符号が付されて取り出されることに
なる。

第１図の符号７はフリップフロップ、符号８゜９はカウ
ンタ、符号１０はマルチプレクサ、符号１１は多入力の
Ｎ０Ｒ（ノア）ゲート、符号１２゜１３はアンドゲート
で、これらによってクロック信号選択出力回路が構成さ
れる。

−すなわち、ＮＯＲゲート１１にはセンサ出力３１゜Ｓ
ｉ＋１　ｓ・・・・・・、Ｓｌ＋。が導かれ、これによ
っていずれのセンナが一番最初に応答するかｙ検出され
る。

ＦＦ７はこのＮＯＲゲート１１に接続されてその出力、
すなわちＦＦ７がリセットされてからセンサが最初に応
答する迄の応答時間を記憶する。カウンタ８はアンドゲ
ート１３を介して入力されるクロックチ２ｔｌ−カウン
トするが、アンドゲート１３にはＦＦ７の出力が導かれ
ているので、センサ応答時間に相当する数のクロックφ
２がカウントされることＫなる。一方、カウンタ９はク
ロックφを分周するためのもので、その各段の分周され
たクロックはマルチプレクサ１０に与えられる。

マルチプレクサ１０はこの分局されたクロックをカウン
タ８からの出力（Ｓｅｚ＋〜５ｅｌｎ　）　Ｋ応じて選
択し、クロックφ１としてアンドゲート１３に蛛える。

これＫより、ｎビットカウンタ部２ａではセンサ対の積
分時間差に応じた数のクロックφ　がカウントされる。

なお、このクロックφ。

はカウンタ８のカウント値が大きい程低周波クロックと
なるように、マルチプレクサ１０にて選択され、これに
よってｎビットカウンタ部２ａのオーバフローが防止さ
れる。したがって、クロックφ、はセ／す出力のダイナ
ミックレンジを考慮して適宜に設定される。

第３図は第１図の動作を説明するだめのタイミングチャ
ートである。なお、同図（イ）〜（す）は変換素子１ｂ
が１ａよりも早く応答した場合、すなわちその出力Ｓ　
ｉ＋１がＳｉよりも早く′Ｈ″になった場合に関するも
のであり、（ヌ）〜（オ）はその逆の場合に関するもの
でおる。

いま、時刻ｔ。において、同図（イ）の如きリセット信
号ＦＬＥＳＥＴが与えられると、必要な回路または素子
のリセットが行なわれる。これにより、変換素子１ａ、
１ｂは図示されない受光素子出力の積分を開始する。そ
の結果、変換素子１ａの積分値は時刻ｔ２において、ま
た変換素子１ｂの積分値は時刻ｔ１においてそれぞれ所
定値に達するものとすると、その出力８ｉ、Ｓｉ＋１は
同図（ロ）、（ハ）の如く示される。一方、一番早く応
答したセンサ出力が同図（ニ）の如く示されるものとす
ると、クロック信号選択出力回路はこの出力にもとづい
て同図（ホ）の如きクロックφ１を選択して出力する。

したがって、第１図のＥＯＲゲート４で出力Ｓ　ｉ　＊
　Ｓ　ｊ＋１が不一致の期間を検出すると、アンドゲー
ト１２はこの期間だりクロック信号選択出力回路から与
えられる、同図（ホ）の如きカウントタロツクφ１を通
過させるので、第１図のｎビットカウンタ部２ａはこれ
を同図（へ）の如くカウントする。なお、このとき第１
図または第２図に示されるカウンタ兼シフトレジスタに
は、セレクト信号Ｓｅが同図（ト）の如く与えられ、カ
ウンタとして機能することは云う迄もない。

一方、変換素子１ａ、１ｂのどちらが早く応答したかは
、各々の出力から第１図のインバータゲート５およびナ
ントゲート６を介して検出され、Ｄ／ＦＦ５に記憶され
るが、こ〜では変換素子１ｂの方が早く応答しているこ
とから、Ｄ／Ｆ　Ｆ　３の出力Ｑｓｉは同図（す）の如
く、時刻ｔ、で′″Ｈ”となる。こうして、変換素子１
ａと１ｂの積分時間差がｎビットの符号付データとして
得られることになる。変換素子対の応答が全て終ったら
、セレクト信号Ｓｅを同図（ト）の如＜＠Ｌ”（Ｓｅ）
にして、カウンタ兼シフトレジスタをシフトレジスタと
して作用させ、同図（チ）のシフトクロックφ、を有効
にしてカウント値のシフトを行なう。

これに対し、変換素子１ａが１ｂよりも早く応答したと
きは、その出力Ｓ　ｉ　＋　Ｓ　ｉ＋１の関係は同図（
ヌ）、（ル）の如くなり、Ｄ／ＦＦ３の出力は同図（オ
）の如く“Ｌ”となるが、それ以外は上記と全く同様で
、これにより時刻ｔ、からｔ４迄の積分時間差が、上記
とは異なった符号をもつ数値データとして得られること
になる。

なお、この発明を実施するに当たっては、先の第５図で
示したよう表変換素子内のスイッチングトランジスタ３
２は省略されることは云う迄もない。また、変換素子対
の積分時間差を数値化するには原理的にはカウンタがあ
れば良いが、この発明の如くカウンタ兼シフトレジスタ
回路とすることにより、さらに構成の簡略化と処理の容
量さを図ることが可能となる。

〔発明の効果〕

以上のように、この発明によればクロックを峻適に選び
、カウンタをオーバフローさせることなく変換素子対の
積分時間差をＮ（−２）ｆｉｌ化するようにしたので、
従来のものに比べて距離測定精度を向上させることがで
きる利点がもたらされる。

また、Ｎ値化するに当たりカウンタ兼シフトレジスタ回
路を用いるようにしたので、構成が簡略化されると〜も
に処理および集積化が容易となる効果を期待することが
できる。

【図面の簡単な説明】

第１図はとの発明の実施例を示す構成図、第２図はカウ
ンタ兼シフトレジスタ回路の具体例を示す概要図、第３
図はこの発明による動作を説明するためのタイミングチ
ャート、第４図は距離測定原理を説明するための原理図
、第５図は２値化回路の従来例を示す回路図である。 符号説明 １ａ、Ｉｂ・・・・・・変換素子、２ａ　、２ｂ・・・
・・・ｎビットカウンタ部、３．１５ａ〜１５Ｃ・・・
・・・Ｄ形フリップフロップ、４・・・・・・排他的論
理和ゲー）（ＥＯＲゲート）、５・・・・・・インバー
タゲート、６・・・・・・ナントゲート、７・・・・・
・フリップフロップ、８．９カウンタ、１０・・・・・
・マルチプレクサ、１１・・・・・・ノアゲート、１２
．１３・・・・・・アンドゲート、１６ａ〜１６ｄ・・
・・・・切換回路。 代理人　弁理士　並　木　昭　夫 代理人　弁理士　松　崎　　　　清 ｌｉｔ　　５！＋ 第２図 １３ｍ ′ＬＯ （すｌ　　Ｑｓｉ　　　　　　　　　　　　　　　　　
　　　　　　　　　　　　・Ｈ・館４　図

Claims (1)

1. 【特許請求の範囲】 １）被写体からの反射光を互いに異なる光路を介してそ
   れぞれ受光して所定の焦点面上に被写体像を形成する第
   １および第２の光学的手段と、該焦点面上の被写体像に
   対応してそれぞれ所定個数ずつ配列されその受光強度に
   応じた光電流を発生する第１および第２の受光素子群と
   、該各受光素子群内の受光素子毎の光電流を積分し該積
   分値が所定値に達するまでの積分時間に応じてその受光
   強度を電気信号に変換する第１および第２の変換素子群
   とを有してなり、該各変換素子群出力の相関関係から前
   記被写体との距離を測定する距離測定装置において、前
   記各群内変換素子の所定の２個ずつを対として少なくと
   も１対以上設けられるその各々に対し、対をなす変換素
   子のいずれが先に応答するかに応じて正または負の符号
   を付与する符号付与手段と、同じく対をなす変換素子の
   いずれか一方のみが応答している期間を検出する検出手
   段と、前記群内変換素子のうちのいずれが最初に応答す
   るかを検出しその応答時間に応じた周波数のクロック信
   号を選択して出力するクロック信号選択出力手段と、該
   選択されたクロック信号を前記検出期間に応じた数だけ
   カウントするカウンタとを設け、前記符号付与手段およ
   びカウンタの各出力にもとづいて各対毎にその積分時間
   差信号を前記相関関係に応じた符号付き数値信号として
   得ることを特徴とする距離測定装置。 ２）特許請求の範囲第１項に記載の距離測定装置におい
   て、前記カウンタをそのカウント結果がシフト可能なカ
   ウンタにて構成してなることを特徴とする距離測定装置
   。