JPS62249413A - 減圧シリコンエピタキシヤル成長方法 - Google Patents

減圧シリコンエピタキシヤル成長方法

Info

Publication number
JPS62249413A
JPS62249413A JP9360986A JP9360986A JPS62249413A JP S62249413 A JPS62249413 A JP S62249413A JP 9360986 A JP9360986 A JP 9360986A JP 9360986 A JP9360986 A JP 9360986A JP S62249413 A JPS62249413 A JP S62249413A
Authority
JP
Japan
Prior art keywords
gas
epitaxial growth
reaction
temperature
silicon substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9360986A
Other languages
English (en)
Inventor
Masakazu Kimura
正和 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP9360986A priority Critical patent/JPS62249413A/ja
Publication of JPS62249413A publication Critical patent/JPS62249413A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は減圧シリコンエピタキシャル成長方法に関し、
特に大規模集積回路(LSI)の製造プロセスに利用さ
れる減圧シリコンエピタキシャル成長方法に関する。
〔従来の技術〕
LSI製造7’ロセスの一つとしてシリコンエピタキシ
ャル成長があり、バイポーラトランジスタをはじめとし
て種々のデバイス製造にエピタキシャル成長技術が用い
られている。エピタキシャル成長プロセスでは、反応ガ
スを各シリコン基板上に均一に供給することが必要であ
るため、酸化、拡散プロセスとは異なシ、一度に大量の
基板をエピタキシャル成長処理することが容易でない。
このため、エピタキシャル成長を大量処理できるような
気相成長方式の開発が望まれており、このような要求に
対して種々の手法が提案されている。
その一つに抵抗加熱を用いた、いわゆるホットフォール
型の減圧エピタキシャル成長方式が知られている。例え
ば反応管の軸方向に対してほぼ垂直にシリコン基板を所
定の間隔で多数枚置き、モノシラン(SiH,)のよう
な反応ガスを、反応管の軸に対してほぼ垂直方向に流す
方式(特願昭53−108800号)や、反応ガスを反
応管の両端から交互に供給するフリップフロップ方式(
特願昭53−120899号)が提案されている。これ
らの方式でシリコンエピタキシャル成長を行う場合、通
常成長前に高温下でシリコン基板表面のクリーニングが
行なわれる。このクリーニングはシリコン基板表面の酸
化層を除去することを意味し、これを行わないとシリコ
ン基板表面にシリコン単結面が露出していないためにエ
ピタキシャル成長が阻害されてしまう。このような表面
クリーニングは、従来、塩化水素(H(4)や水素(H
,)ガスを用いて1050℃以上の高温で行われていた
。従来のプロセスにおける炉内温度を第4図に示す。第
4図でfile、 l1lG、 IIIRはそれぞれク
リーニング温度、エピタキシャル成長温度、基板の挿入
、取出し温度である。”Cr ”G r TRとして例
えばTc=1100’C。
TG=900℃、’1’R=700℃が用いられる。シ
リコン基板を′1′Rの温度で挿入した後、反応管内を
りIJ−ニング温度Tcまで昇温し、例えば水素ガスに
よシ△目(5〜10分程度)の時間、表面クリーニング
を行なう。次にエピタキシャル成長温度1′Gまで降温
し、エピタキシャル成長を△t:の時間桁なう。
次に、エピタキシャル成長後、温度Tn iで降温して
から基板を取シ出す。
〔発明が解決しようとする問題点〕
上述した従来の成長方式では表面クリーニング温度がエ
ピタキシャル成長温度よシ150℃〜200℃ぐらい高
いため、クリーニングしたのちエピタキシャル成長する
までに降温時間を要する。
エピタキシャル成長をおこなうには、降温する間、基板
表面状態をクリーニング直後と同じ状態に保持する必要
がある。然しなから、表面を常にクリーンな状態に保つ
のは容易でなく、汚染されやすい。このため、エピタキ
シャル成長温度を800℃以下にするのは従来の方式で
は難しい。
抵抗加熱方式で、かつ減圧下で大量のシリコン基板をエ
ピタキシャル成長処理する場合には、エピタキシャル膜
厚の均一性の点から反応管内を数Torr程度の低い圧
力下にして、各基板上に反応ガスがゆき渡るようにしな
けれはならない。このような低い圧力下でエピタキシャ
ル成長を行なう場合の弊害の1つとして、例えばボロン
(ハ)が高漏度にドープされたP1シリコン基板を用い
るような場合には、オートドーピング現象によりエピタ
キシャル層と基板との界面で、ボロ/の急峻な分布を得
ることは難しい。このため、急峻な分布を得るには、エ
ピタキシャル成長源kを下げる必要がある。然しなから
従来の方式で1800℃以下の低温化は難しい。
更に、従来方式では、表面クリーニング温度、エピタキ
シャル成長温度、基板の挿入および取プ出し温度がそれ
ぞれ異なるため、炉内をL「足の温度まで昇降温せねは
ならず、表面クリーニング、エピタキシャル成長に要す
る時間以外にこれらの時間が必要となる。抵抗加熱方式
では1この昇降温時間は、高周波加熱などに比べると長
く、スループットを制約する要因となっている。
以上の理由から、エピタキシャル成長の低温化および高
スループツト化を促すためには表面クリーニングの低温
化をとり入れた新しい成長方式が必要とされる。
〔問題点を解決するための手段〕
本発明では、表面クリーニングのためのガスとしてフッ
素(F2)ガスを用い、フッ素ガスとシリコン基板表面
との熱的反応を利用することによシ、表面クリーニング
mMをエピタキシャル成長温度に一致させるとい9新規
な手法を用いた。
本発明の減圧シリコンエピタキシャル成長方法は、減圧
された反応管内に予め定められた間隔で複数板のシリコ
ン基板を配置し、このシリコン基板を抵抗加熱してシリ
コン基板上にシリコンエピタキシャル層を形成する減圧
シリコンエピタキシャル成長方法において、反応管内を
6500以上の所定の温度に保持し10Tor、以下の
圧力下でフッ素カスを用い又シリコン基板表面をクリー
ニングする工程と、その後10Torr以下の圧力下で
該シリコン基板上にシリコンエピタキシャル層を成長さ
せる工程とを有することを特徴としている。
〔実施例〕
第1図は本発明の減圧シリコンエピタキシャル成長方法
の一例を炉内温度一時間座標系で示したものである。
第】図で、TR* ”Cr TGは各々シリコン基板の
挿入および取出し温度、表面クリーニング温度、エピタ
キシャル成長温度を示す。第1図は、TR−Tc−l1
lGである例を示している。本発明の基本的概念は、表
面クリーニングとエピタキシャル成長とを同一温度にす
ることにあり l1lRがTc、TGと同一であること
は必ずしも必要でない。
第2図は、本発明を実施するために用いたエピタキシャ
ル成長装置の反応管構造を示したものである。このよう
な反応管構造は既に本発明者が特願昭53−10880
0号で示したもので、反応管の内壁の一部に、多孔状の
反応ガス供給口3と、該反応ガス供給口3と相対する内
壁に排気ガス排出口4とを設け、更に、該反応ガス供給
口の外側に、複数個の反応ガス導入管1と、該反応ガス
導入管毎に互いに独立となるように仕切られている反応
ガス供給室6とを設け、前記排気ガス排出口4の外側に
は、排気ガス導出管8と排気ガス排出室7とを設け、前
記反応管の軸に対してほぼ垂直方向に反応ガスを流すこ
とを特徴としている。このような反応管構造をもった抵
抗加熱型の縦型減圧エピタキシャル成長装置内に裏面と
二酸化シリコン(8i0z)で被覆した直径150mm
、ボロンドープした比抵抗0,01ΩcmのP+シリコ
ン基板を50枚、lQmm間隔で互いに平行に配置した
炉内に挿入する前に、前記P+シリコン基板に対して過
酸化水素水、アンモニア水、純水との混合液による洗浄
処理を施した。エピタキシャル成長前の炉内での表面ク
リーニングには、ヘリクムHeで希釈したフッ素ガスを
用いた。
第3図は、シリコン基板表面を2μmエツチングするた
めの所要時間と処理温度との関係を示したものである。
Heで希釈したフッ素濃度40%のガスを流して反応管
内を2Torrに保ったときのものである。高温はどエ
ツチング時間は短して済む。
次に、炉内を700℃に保った時のプロセスについて述
べる。フッ素ガスを用いて各P+シリコン基板表面をク
リーニングしたのちモノシラン(SiH,)ガスを用い
て3Torrの圧力でエピタキシャル成長を1時間行な
った。成長後、炉内温度を700℃に保った状態でシリ
コン基板を炉内から取シだした。平均膜厚約450OA
のシリコンエピタキシャル膜が得られ、ウェーハおよび
9工−ハ間の膜厚偏差は±5%以内であった。次に、エ
ピタキシャル成長面を斜め研摩して拡がシ抵抗測定から
ポロンの分布を評価した。その結果、エピタキシャル膜
−P+基板界面の遷移領域は約700^であった。
この結果から本発明の方法が急峻な不純物分布を有する
サブミクロン厚のシリコンエピタキシャル膜を一度に大
姓の基板上に形成する方法として有効であることがわか
る。表面りIJ −ニング温度およびエピタキシャル成
長温度として700℃以外に600℃、650℃、75
0℃、soo’c。
850℃の場合についても検討を行なった結果、650
℃以上では鏡面のエピタキシャル膜が得られたが600
℃では結晶性の良いエピタキシャル膜は得られなかった
。又、表面クリーニング、エピタキシャル成長時の反応
管内圧力を10 ’l’orr以上にした場合には、ウ
ェーハ間のエピタキシャル膜厚の不均一性が大きくなシ
、±5%以下に抑えるにはs  10 ”’Oft以下
が必要であった。
本実施列では第2図に示すように反応ガスの供給および
残留ガスの排気は反応管の鵬に対して垂直方向に行なう
場合について示したが、本発明では、反応ガスの供給、
残留ガスの排気方向には特に限定されず、例えば反応管
の両端部から反応管の軸方向に反応ガスを交互に供給す
るスリップ・フロップ方式に対しても有効である。
7ツ累ガスがシリコンと反応し、シリコンをエツチング
することは例えは科学技術雑誌〔ジャーナル・オブ・二
Vクトロケミカル・ノサイアティ(Journal o
f Eiectrochemicai 5ociety
) l 264゜1946ページ、1979年〕に報告
さnている。
然しなから、この報告では、反応炉内は常圧で、温度領
域は220’Cまでが対象となっている。このため、フ
ッ素ガスが本発明の減圧シリコンエピタキシャル成長方
式における成長前の表面クリーニングに適しているかど
うかは、これまでのデータから予測しがたい。
本発明では、まず、常圧、220℃以下という従来の報
告例とは異なりた条件下でのフッ素ガスのエツチング作
用について櫨々の検討を行なった。
その結果、6’r。1.という減圧下でも600℃以上
の所定の@度でフッ素ガスにより十分実用に供する程度
の短い時間で表面クリーニングがoT 能であることを
見いだした。
本発明は、このような種々の検討結果から見いだされた
新たな知見に基づいてなされたもので、表面クリーニン
グにフッ素ガスを用いることによす、狭面クリーニング
とエピタキシャル成長を同一温度にし、かつ−友に大量
にエビター?7ヤル成長処理することをはじめて来現し
7ζものである。
〔発明の効果〕
本発明は、成長前の表曲クリーニングに7ツ累ガスを用
いることにより表面クリーニング温度をエピタキシャル
成長温度に一致させることが出来、これにより、従来の
エピタキシャル成長方法では達成さnなかりた幾つかの
利点をもたらす。
まず、エピタキシャル成長の低温化が可1ヒとなったこ
とである。650℃という従来に比べて200℃程度も
低い温度でエピタキシャル成長が可能になったことから
、高aL’/’)コン基板上でも遷移領域が100OA
以下の急峻な不純物分布をもったエピタキシャル膜を一
度に大量に、かつ容易に得ることができる。
また、このような低温で表面クリーニングとエピタキシ
ャル成長の両方が可能になったことによシ、反応管内の
温度を一定に保つtまま基板の出し入れも行なうことも
でき、エピタキシャルプロセスのスルーブツトを飛躍的
に高めることができる。従来の方法では表面クリーニン
グがエピタキシャル成長よ)も高く、又、エピタキシャ
ル成長温度は基板の出し入れ′&度よシ・&l高いンし
め、昇降温に多大の時間を要した。本発明では、この昇
降温時間を省くことができ、スループットを従来の2倍
程度に高めることができる。
以上のように、本発明は、従来に比べてエピタキシャル
成長の低温化、高スループツト化を可能にし、LSIの
製造分野に多大の効果をもたらすものである。
【図面の簡単な説明】
第1図は、本発明の一実施例の減圧シリコンエピタキシ
ャル成長方法の炉内温度一時間の座標系で示した温度変
化図、第2図は、本発明を実施するために用いたエピタ
キシャル成長装置の反応管構造を示す断面図、第3図は
フッ素ガスがシリコン基板表面を2μmエツチングする
ための所要時間と処理温度との関係を示すグラフ、第4
図は、従来のエピタキシャル成長法の一例を炉内温度一
時間の座標系で示した温度変化図である。 1・・・・・・反応ガス導入管、2・・・・・・反応管
、3・・・・・・反応ガス供給口、4・・・・・・排気
ガス排出口、5・・・・・・しきシ板、6・・・・・・
反応ガス供給室、7・・・・・・排気ガス排出室、8・
・・・−・排気ガス導出管、9・・・・・・シリコン基
板、10・・・・・・抵抗加熱体。 代理人 弁理士  内 原   ヨ 0tttz       tj yff明−一一今 千 1 図 算 2I!T ”97JL AεC#Cノ f 3 回 碕閏−一−÷ 茅 4− 厘

Claims (1)

    【特許請求の範囲】
  1. 減圧された反応管内に予め定められた間隔で複数枚のシ
    リコン基板を配置し、該シリコン基板を抵抗加熱してシ
    リコン基板上にシリコンエピタキシャル層を形成する減
    圧シリコンエピタキシャル成長方法において、前記反応
    管内を650℃以上の所定の温度に保持し10Torr
    以下の圧力下でフッ素ガスを用いて該シリコン基板表面
    をクリーニングする工程と、その後10Torr以下の
    圧力下で該シリコン基板上にシリコンエピタキシャル層
    を成長させる工程とを有することを特徴とする減圧シリ
    コンエピタキシャル成長方法。
JP9360986A 1986-04-22 1986-04-22 減圧シリコンエピタキシヤル成長方法 Pending JPS62249413A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9360986A JPS62249413A (ja) 1986-04-22 1986-04-22 減圧シリコンエピタキシヤル成長方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9360986A JPS62249413A (ja) 1986-04-22 1986-04-22 減圧シリコンエピタキシヤル成長方法

Publications (1)

Publication Number Publication Date
JPS62249413A true JPS62249413A (ja) 1987-10-30

Family

ID=14087072

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9360986A Pending JPS62249413A (ja) 1986-04-22 1986-04-22 減圧シリコンエピタキシヤル成長方法

Country Status (1)

Country Link
JP (1) JPS62249413A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02226721A (ja) * 1988-10-31 1990-09-10 Tokyo Electron Ltd 処理方法
KR20010066378A (ko) * 1999-12-31 2001-07-11 박종섭 반도체장치의 선택적 에피택셜 형성방법
JP2002075875A (ja) * 2000-08-29 2002-03-15 Toshiba Ceramics Co Ltd シリコン半導体基板の化学的気相薄膜成長方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02226721A (ja) * 1988-10-31 1990-09-10 Tokyo Electron Ltd 処理方法
KR20010066378A (ko) * 1999-12-31 2001-07-11 박종섭 반도체장치의 선택적 에피택셜 형성방법
JP2002075875A (ja) * 2000-08-29 2002-03-15 Toshiba Ceramics Co Ltd シリコン半導体基板の化学的気相薄膜成長方法
JP4484185B2 (ja) * 2000-08-29 2010-06-16 コバレントマテリアル株式会社 シリコン半導体基板の化学的気相薄膜成長方法

Similar Documents

Publication Publication Date Title
US5561087A (en) Method of forming a uniform thin film by cooling wafers during CVD
JP4889640B2 (ja) 処理領域で基板に化学気相堆積を行うためのチャンバ
JPS60200966A (ja) 複合被膜
JP2008028326A (ja) ガス供給装置、ガス供給方法、薄膜形成装置の洗浄方法、薄膜形成方法及び薄膜形成装置
JPS62214175A (ja) 減圧cvd処理装置のクリーニング法
JPS62249413A (ja) 減圧シリコンエピタキシヤル成長方法
JP2004529497A (ja) 堆積または酸化リアクタを加熱するための加熱システムおよび方法
JPS5821826A (ja) 半導体製造装置の堆積物除去方法
JPS62263629A (ja) 気相成長装置
JPH0766139A (ja) 化学気相成長装置
JPS62214614A (ja) 減圧cvd装置
JP2001102386A (ja) 半導体ウエハの製造方法
US4486465A (en) Method for deposition on a semiconductor wafer
JP5710382B2 (ja) 半導体装置の製造方法
JPS59227128A (ja) 半導体基体の酸化法
WO1998005061A1 (fr) Procede de fabrication d'un dispositif semi-conducteur
KR940010412B1 (ko) 박막형성방법
JPS587817A (ja) 半導体気相成長方法
JPS63283031A (ja) 半導体製造装置
JPS58102518A (ja) 気相成長法
JPH07249617A (ja) 化学気相成長方法及びそれに用いる化学気相成長装置
JPS63283030A (ja) 半導体製造装置
JPS5878420A (ja) シリコン・エピタキシアル膜の製造方法
JP2599445B2 (ja) 半導体装置の製造方法
JPH08213357A (ja) 基板の洗浄処理方法