JPS62245807A - 可変位相回路 - Google Patents
可変位相回路Info
- Publication number
- JPS62245807A JPS62245807A JP61090275A JP9027586A JPS62245807A JP S62245807 A JPS62245807 A JP S62245807A JP 61090275 A JP61090275 A JP 61090275A JP 9027586 A JP9027586 A JP 9027586A JP S62245807 A JPS62245807 A JP S62245807A
- Authority
- JP
- Japan
- Prior art keywords
- low
- output
- wave
- input
- square wave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 8
- 230000005540 biological transmission Effects 0.000 abstract 5
- 238000010586 diagram Methods 0.000 description 7
- 230000003111 delayed effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Pulse Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は入力信号に対する出力信号の位相を変化させて
出力する可変位相回路に関する。
出力する可変位相回路に関する。
従来の技術
従来の可変位相回路は、■コイルのインダクタンスを機
械的に変化させて位相を推移するように構成されたもの
と、■抵抗とコンデンサをブリッジ接続したものなどが
ある。
械的に変化させて位相を推移するように構成されたもの
と、■抵抗とコンデンサをブリッジ接続したものなどが
ある。
発明が解決しようとする問題点
このような従来の構成では、前記■、■の何れの場合に
も次のような問題がある。つまり、■は構造が機械的で
自動制御が不可能である。■は相対する抵抗、コンデン
サが互いに等しい値であることが要求されるうえ、出力
がフローティング信号となってしまうことである。
も次のような問題がある。つまり、■は構造が機械的で
自動制御が不可能である。■は相対する抵抗、コンデン
サが互いに等しい値であることが要求されるうえ、出力
がフローティング信号となってしまうことである。
本発明は可変位相を自動制御できるとともに製作しやす
く、シかも出力がフローティング信号とならない可変位
相回路を提供することを目的とする。
く、シかも出力がフローティング信号とならない可変位
相回路を提供することを目的とする。
問題点を解決するための手段
本発明の可変位相回路は、抵抗、コンデンサおよびそれ
に直列接続された可変容量ダイオードから成る低域通過
回路と、この低域通過回路の出力信号波形を方形波に変
換するゲート素子と、このグー１〜素子の出力方形波を
正弦波に変換する低域通過フィルタとを設け、低域通過
回路の入力に方形波の入力パルス波を印加し、低域通過
フィルタの出力に前記可変容量ダイオードへの印加電圧
に応じた位相差の正弦波を得ることを特徴とする。
に直列接続された可変容量ダイオードから成る低域通過
回路と、この低域通過回路の出力信号波形を方形波に変
換するゲート素子と、このグー１〜素子の出力方形波を
正弦波に変換する低域通過フィルタとを設け、低域通過
回路の入力に方形波の入力パルス波を印加し、低域通過
フィルタの出力に前記可変容量ダイオードへの印加電圧
に応じた位相差の正弦波を得ることを特徴とする。
作用
この構成によると、低域通過回路の可変容量ダイオード
で入力方形波の充放電時定数を可変し。
で入力方形波の充放電時定数を可変し。
低域通過回路の出力の充放電波形をゲート素子で方形波
にもどし、低域通過フィルタを介して前記入力方形波に
対して位相差を有する正弦出力を得る。
にもどし、低域通過フィルタを介して前記入力方形波に
対して位相差を有する正弦出力を得る。
実施例
以下、本発明の一実施例を第１図〜第４図に基づいて説
明する。
明する。
第１図は本発明の原理図である。抵抗Ｒ，コンデンサＣ
１可変容量ダイオードＤから成る低域通過回路１と、ゲ
ート素子２と、低域通過フィルタ３とで構成されている
。コンデンサＣは可変容量ダイオードＤの容量に比べて
充分大きな容量値である。ＶＳは可変容量ダイオードＤ
へ印加する直流電圧を表わす。
１可変容量ダイオードＤから成る低域通過回路１と、ゲ
ート素子２と、低域通過フィルタ３とで構成されている
。コンデンサＣは可変容量ダイオードＤの容量に比べて
充分大きな容量値である。ＶＳは可変容量ダイオードＤ
へ印加する直流電圧を表わす。
この第１図回路の入力端子４．．４２に第２図（ａ）の
パルスＶｌ が入力された場合、ゲート素子２の入力波
形は第２図（ｂ）に示す波形となる。ゲート素子２の論
理レベル“Ｌ” ＩＩ ＨＩＩのスレッショルド電圧を
Ｖ７ｕいＶ ＴＨＨとすると、 と表わすことができ、 ＶＡ＜ ＶＴＨＬ＃ ＶＢ＞ ＶＴＨＨが成り立つよう
な抵抗Ｒ１可変容量ダイオードＤを用いれば、ゲート素
子２の出力は第２図（Ｃ）のようになる。ここでＣＤは
可変容量ダイオードＤの静電容量値、■は入力パルスＶ
ｌの波高値を表わす。この時、デユーティ−比は入力信
号のそれとは異なるが、低域通過フィルタ３を通すこと
により、同一周波数の正弦波を得ることができる。
パルスＶｌ が入力された場合、ゲート素子２の入力波
形は第２図（ｂ）に示す波形となる。ゲート素子２の論
理レベル“Ｌ” ＩＩ ＨＩＩのスレッショルド電圧を
Ｖ７ｕいＶ ＴＨＨとすると、 と表わすことができ、 ＶＡ＜ ＶＴＨＬ＃ ＶＢ＞ ＶＴＨＨが成り立つよう
な抵抗Ｒ１可変容量ダイオードＤを用いれば、ゲート素
子２の出力は第２図（Ｃ）のようになる。ここでＣＤは
可変容量ダイオードＤの静電容量値、■は入力パルスＶ
ｌの波高値を表わす。この時、デユーティ−比は入力信
号のそれとは異なるが、低域通過フィルタ３を通すこと
により、同一周波数の正弦波を得ることができる。
第２図（ｄ）は出力端子５１，５□間の出力正弦波ｖ０
の波形を示し、第２図（ａ）（ｄ）を比較して、出力信
号が位相差φだけ遅延されていることがわかる。
の波形を示し、第２図（ａ）（ｄ）を比較して、出力信
号が位相差φだけ遅延されていることがわかる。
この状態において直流印加電圧Ｖｇ−を変化させると、
出力正弦波ｖ０の位相を入力パルス波Ｖｌに対して連続
的に変化する。そして第１図の低域通過回路１とゲート
素子２の直列回路を繰り返して複数段縦続接続すること
により、０°〜３６０° の位相変化を得ることもでき
る。
出力正弦波ｖ０の位相を入力パルス波Ｖｌに対して連続
的に変化する。そして第１図の低域通過回路１とゲート
素子２の直列回路を繰り返して複数段縦続接続すること
により、０°〜３６０° の位相変化を得ることもでき
る。
第３図と第４図は本発明の具体的な実施例を示す、第３
図は全体図、第４図は第３図における可変位相回路６の
構成を示す。制御直流電圧ＶＳは、第３図に示すように
Ｄ／Ａコンパ−タフの入力ビットをビット指定回路８で
操作することにより、アンプ９を介してそれに対応した
直流電圧Ｖｓが発生する。したがって入力パルス波Ｖ！
に対する出力正弦波Ｖ。の位相差φをビット指定回路８
で自動制御することができる。また、アンプ９の入出力
特性を調整すれば、制御直流電圧■６と位相差φの関係
をリニアにすることができる。
図は全体図、第４図は第３図における可変位相回路６の
構成を示す。制御直流電圧ＶＳは、第３図に示すように
Ｄ／Ａコンパ−タフの入力ビットをビット指定回路８で
操作することにより、アンプ９を介してそれに対応した
直流電圧Ｖｓが発生する。したがって入力パルス波Ｖ！
に対する出力正弦波Ｖ。の位相差φをビット指定回路８
で自動制御することができる。また、アンプ９の入出力
特性を調整すれば、制御直流電圧■６と位相差φの関係
をリニアにすることができる。
可変位相回路６の低域通過回路１はインバータ１０と抵
抗Ｒ１〜Ｒ４，コンデンサＣ１，Ｃ２および可変容量ダ
イオードＤｉ、Ｄ２のデジタル回路で構成されており、
低域通過フィルタ３はチェビシェフ型フィルタで構成さ
れている。第４図に本実施例の要部を示す。入力パルス
Ｖｌは周波数４ＭＩＩｚ、ＣＭＯＳシックＩＣレベルの
方形波で、インバータ１０とゲート素子２としてデジタ
ル集積回路チップ”７４ＨＣ○４″を使用し、各素子の
値を第４図のようにするとともに低域通過フィルタ３の
カットオフ周波数を６ＭＨｚとした場合、最終出力に４
ＭＩ＆の出力正弦波ｖ０を得ている１図中、可変容量ダ
イオードＤｉ、Ｄ２は制御直流電圧ＶＳが１ボルトから
１０ボルトに対しその容量値が４０ＰＦからｌ０ＰＦま
で変化する。このように原回路を２段縦続接続すること
で、入力方形波に対する出力正弦波の位相変化量が約７
０°得られている。
抗Ｒ１〜Ｒ４，コンデンサＣ１，Ｃ２および可変容量ダ
イオードＤｉ、Ｄ２のデジタル回路で構成されており、
低域通過フィルタ３はチェビシェフ型フィルタで構成さ
れている。第４図に本実施例の要部を示す。入力パルス
Ｖｌは周波数４ＭＩＩｚ、ＣＭＯＳシックＩＣレベルの
方形波で、インバータ１０とゲート素子２としてデジタ
ル集積回路チップ”７４ＨＣ○４″を使用し、各素子の
値を第４図のようにするとともに低域通過フィルタ３の
カットオフ周波数を６ＭＨｚとした場合、最終出力に４
ＭＩ＆の出力正弦波ｖ０を得ている１図中、可変容量ダ
イオードＤｉ、Ｄ２は制御直流電圧ＶＳが１ボルトから
１０ボルトに対しその容量値が４０ＰＦからｌ０ＰＦま
で変化する。このように原回路を２段縦続接続すること
で、入力方形波に対する出力正弦波の位相変化量が約７
０°得られている。
発明の詳細
な説明のように本発明の可変位相回路は、低域通過回路
、ゲート素子、低域通過フィルタという簡単な構成で容
易に可変位相の自動制御を行なうことができ、低域通過
回路、ゲート素子で構成される部分を複数段、縦続接続
すれば、０°〜３６０″′の任意位相変化を得ることも
可能である。
、ゲート素子、低域通過フィルタという簡単な構成で容
易に可変位相の自動制御を行なうことができ、低域通過
回路、ゲート素子で構成される部分を複数段、縦続接続
すれば、０°〜３６０″′の任意位相変化を得ることも
可能である。
第１図〜第４図は本発明の一実施例を示し、第１図は本
発明の原理図、第２図は第１図の要部波形図、第３図は
本発明の具体的な実施例の全体構成図、第４図は第３図
の要部構成図である。
発明の原理図、第２図は第１図の要部波形図、第３図は
本発明の具体的な実施例の全体構成図、第４図は第３図
の要部構成図である。
Claims (1)
- １、抵抗、コンデンサおよびそれに直列接続された可変
容量ダイオードから成る低域通過回路と、この低域通過
回路の出力信号波形を方形波に変換するゲート素子と、
このゲート素子の出力方形波を正弦波に変換する低域通
過フィルタとを設け、低域通過回路の入力に方形波の入
力パルス波を印加し、低域通過フィルタの出力に前記可
変容量ダイオードへの印加電圧に応じた位相差の正弦波
を得る可変位相回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61090275A JPS62245807A (ja) | 1986-04-18 | 1986-04-18 | 可変位相回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61090275A JPS62245807A (ja) | 1986-04-18 | 1986-04-18 | 可変位相回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62245807A true JPS62245807A (ja) | 1987-10-27 |
Family
ID=13993963
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61090275A Pending JPS62245807A (ja) | 1986-04-18 | 1986-04-18 | 可変位相回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62245807A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02288485A (ja) * | 1989-03-30 | 1990-11-28 | Samsung Electron Co Ltd | 色副搬送波の発生回路 |
-
1986
- 1986-04-18 JP JP61090275A patent/JPS62245807A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02288485A (ja) * | 1989-03-30 | 1990-11-28 | Samsung Electron Co Ltd | 色副搬送波の発生回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5379040A (en) | Digital-to-analog converter | |
| US4419593A (en) | Ultra fast driver circuit | |
| EP0155041A2 (en) | A frequency doubler | |
| US6124746A (en) | Adjustable delay circuit | |
| JPH02190022A (ja) | データ遅延回路 | |
| EP0641078B1 (en) | Ring oscillator circuit for VCO with frequency-independent duty cycle | |
| EP0738041B1 (en) | Electronic circuit comprising a comparator | |
| JPS62245807A (ja) | 可変位相回路 | |
| US5394022A (en) | Pulse width modulation circuit apparatus | |
| JPH02146815A (ja) | 半導体集積回路の入力回路 | |
| JPS62145927A (ja) | デ−タ変換装置 | |
| KR100343464B1 (ko) | 씨모스 알씨 지연 회로 | |
| JPH10190463A (ja) | 信号処理装置 | |
| JPS635297Y2 (ja) | ||
| JPH03216023A (ja) | Ａ／ｄ変換器 | |
| JP2751160B2 (ja) | ジャイレータ遅延装置 | |
| JPH0998067A (ja) | ９０度移相器 | |
| JPS5913417A (ja) | 周波数逓倍回路およびこれを用いたくし形フイルタ | |
| SU984029A1 (ru) | Преобразователь синусоидальных сигналов в пр моугольные | |
| JPS6058705A (ja) | 周波数変換回路 | |
| KR920003802Y1 (ko) | 주파수 더블러 회로 | |
| JPH0218601Y2 (ja) | ||
| JPS60199214A (ja) | 分圧回路 | |
| JPH01177708A (ja) | プログラマブルアナログフィルタ | |
| JPH02298115A (ja) | クロックデューティ比補正回路 |