JPH02298115A - クロックデューティ比補正回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、クロックパルスのデユーティ比を補正するク
ロックデユーティ比補正回路に係わり、特にクロックパ
ルスの立ち下がりのタイミングを利用する高速メモリ装
置などで用いられるクロックデユーティ比補正回路に関
する。

〔従来の技術〕

第３図は、従来のクロックデユーティ比補正回路の一例
を表わしたものである。

この回路で、入力端子３１はＴフリップフロップ３２の
入力端子Ｔに接続され、補正すべきタロツク人力信号４
１が人力されるようになっている。このＴフリップフロ
ップ３２のｄ出力信号はインバータ３３を経て遅延素子
３４に人力され、複数の遅延信号を出力する。そして、
切換器３５によりこれら複数の遅延信号のうちから１つ
の遅延信号４２が選択され、ナントゲート３６に入力さ
れる。

また、Ｔフリップ７０ツブ３２のＱ出力信号４４は、出
力端子３７から出力されるとともにナントゲート３６に
も供給される。

そして、ナントゲート３６の出力信号４３はＴフリップ
フロップ３２のリセット端子Ｒに人力されるようになっ
ている。

第４図を基に、以上のような構成のクロックデユーティ
比補正回路の動作を説明する。

入力端子３１を経てＴフリップフロップ３２の入力端子
Ｔにクロック人力信号４１　（第４図ｈ）が人力される
と、その立ち上がりのタイミングでＱ出力信号が“０″
から“１″に変化する。

一方、Ｔフリップフロップ３２のｄ出力信号はインバー
タ３３により極性が反転したのち遅延素子３４に人力さ
れ、この遅延素子３４から異なる遅延時間の複数の遅延
信号が出力される。そして、切換器３５によりこれら複
数の遅延信号の中から適当な信号を１つだけ選択し、Ｔ
フリップフロップ３２のご出力信号とともにナントゲー
ト３６に供給する。

いま、クロック信号の“ｌ“の期間をＴ１、“０”の期
間をＴ２とすると、デユーティ比りは次の（１）式で表
わされる。

Ｄ＝Ｔ１／　（ＴＩ＋７２）ｘｌＯＯＣ％〕・・・・・
・　（１） 従って、例えばクロックデユーティ比を５０％とするに
は、Ｔ１とＴ２が等しくなるような遅延時間をもつ遅延
信号を選択すればよい。このとき、ナントゲート３６の
出力は第４図１に示すようなりセント信号４３となる。

そして、このリセット信号４３によりＴフリップフロッ
プ３２はリセットされるので、Ｑ出力信号は第４図Ｊに
示すようなりロックデユーティ比５０％のクロック信号
となり、出力端子３７より出力される。

このように、従来のクロックデユーティ比補正回路では
、複数の遅延信号の中から１つを選択することによりク
ロック信号のデユーティ比を補正していた。

〔発明が解決しようとする課題〕

このように、従来のクロックデユーティ比補正回路では
複数の遅延信号の中から１つの信号を選択することでク
ロック信号の補正を行っていたので、これら複数の遅延
信号の中に適当な遅延時間をもつものがないと適正な補
正ができないという欠点があった。

また、遅延時間の連続的な調整ができないため、遅延素
子レベルでのばらつきがあった場合、クロックデユーテ
ィ比の許容設計値からはずれてしまうという欠点があっ
た。

〔課題を解決するための手段〕

本発明では、（ｉ）人力された方形波信号を三角波信号
に変換するための波形変換手段と、（１１）調整可能な
基準電圧を出力する基準電圧出力手段と、（ｉｉｉ　）
この基準電圧出力手段により設定された基準電圧と三角
波信号の電圧レベルとを比較し、これらの電位差に応じ
たパルス幅をもつ方形波信号を出力する比較手段とをク
ロックデユーティ比補正回路に具備させる。

そして、本発明では基準電圧信号を調整することで三角
波信号との電位差を可変とし、この電位差を最適に設定
することで所望のクロックデユーティ比を得る。

〔実施例〕

以下、実施例につき本発明の詳細な説明する。

第１図は、本発明の一実施例におけるクロックデユーテ
ィ比補正回路を表わしたものである。

この回路で、クロック入力端子１１から人力されたクロ
ック人力信号２１はインバータ１２および積分回路１３
を経てコンパレータ１４の陽極に、基準電圧入力端子１
５に印加された電圧は可変抵抗器１６により調整され、
コンパレータ１４の陰極に供給されるようになっている
。

インバータ１２は、クロック人力信号２１の極性を反転
させて“Ｏ”の期間よりも“１”の期間を長くすること
で後述する三角波信号の波高値を大きくし、調整の感度
を上げるためのものである。

積分回路１３は、クロック人力信号の周期よりも十分大
きな時定数となるような値をもつ抵抗器１８とコンデン
サ１９とからなり、コンデンサ１９の一端は接地されて
いる。

コンパレータ１４は、オペアンプなどから構成されてお
り、人力された２つの信号の電位差に応じたパルス幅を
もつ方形波信号を出力するようになっている。

第２図を基に、以上のような構成のクロックデユーティ
比補正回路の動作を説明゛する。

−例として、デユーティ比４０％のタロツク信号を５０
％に補正する場合について説明する。

タロツク人力信号２１（第２図ａ）がクロ・ツク入力端
子１１に人力されると、インバータ１２により極性が反
転され、インバータ出力信号２２（第２図ｂ）として積
分回路１３に人力される。

積分回路１３に入力されたインバータ出力信号２２は、
適当な値をもつ抵抗器１８とコンデンサ１９により三角
波信号２３　（第２図Ｃ）に変換され、コンパレータ１
４に入力される。

一方、基準電圧入力端子１５に印加された電圧は可変抵
抗器１６により電圧レベルを調整され、基準電圧信号２
４としてコンパレータ１４に供給される。

そして、この基準電圧信号２４を適当な電圧レベルに設
定することで、第２図ｄに示すようなデユーティ比５０
％の信号をコンパレータ１４から出力することができる
。

以上のように本実施例のクロックデユーティ比補正回路
によれば、基準となる電圧レベルを連続的に調整できる
ため、任意のデユーティ比のクロック信号を得ることが
できる。

〔発明の効果〕

このように本発明によれば、基準電圧を連続的に変化さ
せることでタロツク出力信号のデユーティ比を決定する
こととしたので、デユーティ比の微調整ができるという
長所がある。

また、従来のようにジャンパ接続によって目的のデユー
ティ比を選択するという作業が不要であるため、調整が
容易であるという長所もある。

【図面の簡単な説明】

第１図および第２図は本発明の一実施例を説明するため
のもので、このうち第１図はクロックデユーティ比補正
回路を表わす回路図、第２図は第１図のクロックデユー
ティ比補正回路の動作を説明するための各種タイミング
図、第３図は従来のクロックデユーティ比補正回路を表
わす回路図、第４図は第３図のクロックデユーティ比補
正回路の動作を説明するためのタイミング図である。 １１・・・・・・クロック入力端子、 １２・・・・・・インバータ、１３・・・・・・積分回
路、１４・・・・・・コンパレータ、 １５・・・・・・基準電圧入力端子、 １６・・・・・・可変抵抗器、 １７・・・・・・クロック出力端子。

Claims (1)

1. 【特許請求の範囲】 入力された方形波信号を三角波信号に変換するための波
   形変換手段と、 調整可能な基準電圧を出力する基準電圧出力手段と、 この基準電圧出力手段により出力された基準電圧と前記
   三角波信号の電圧レベルとを比較し、これらの電位差に
   応じたパルス幅をもつ方形波信号を出力する比較手段 とを具備することを特徴とするクロックデューティ比補
   正回路。