JPS6058705A - 周波数変換回路 - Google Patents
周波数変換回路Info
- Publication number
- JPS6058705A JPS6058705A JP16661483A JP16661483A JPS6058705A JP S6058705 A JPS6058705 A JP S6058705A JP 16661483 A JP16661483 A JP 16661483A JP 16661483 A JP16661483 A JP 16661483A JP S6058705 A JPS6058705 A JP S6058705A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- fin
- control signal
- time constant
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H19/00—Networks using time-varying elements, e.g. N-path filters
- H03H19/004—Switched capacitor networks
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は、入力周波数とは異なった周波数の出力信号を
得る周波数変換回路に関する。
得る周波数変換回路に関する。
入力周波数に対し、低周波数の出力信号を得たいとき、
一般にはCRの時定数を利用した周波数変換回路が使用
される。また、フリップフロ・ノブを用いたカウンター
を利用して低周波を得る方法が一般的である。
一般にはCRの時定数を利用した周波数変換回路が使用
される。また、フリップフロ・ノブを用いたカウンター
を利用して低周波を得る方法が一般的である。
本願発明に先立ち、本発明者が前記周波数変換回路を検
討したところによると、下記の如き欠陥を有しているこ
とが判明した。
討したところによると、下記の如き欠陥を有しているこ
とが判明した。
すなわち、前記低周波数の出力信号を得る場合、特に入
力信号の周波数をfin ’出力信号の周波数ヲf。u
tとし f。ut<<’inとするには大容量のコンデ
ンサが必要であることから、IC化に適さないことが明
らかになりた。またカウンタを用いた場合1段当りの周
波数変換率は小さく、fin″)>foutの変換を実
現するには、多数のカウンタが必要となりチップ面積が
大きくなってしまうという問題点がある。
力信号の周波数をfin ’出力信号の周波数ヲf。u
tとし f。ut<<’inとするには大容量のコンデ
ンサが必要であることから、IC化に適さないことが明
らかになりた。またカウンタを用いた場合1段当りの周
波数変換率は小さく、fin″)>foutの変換を実
現するには、多数のカウンタが必要となりチップ面積が
大きくなってしまうという問題点がある。
本発明の目的は、簡単な回路構成で周波数変換を行ない
得る周波数変換回路を提供することにある。
得る周波数変換回路を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
明細書の記述および添付図面から明らかになるであろう
。
本願において開示される発明の概要を簡単に述べれば、
下記のとおりである。すなわち、増幅器AIの帰還回路
に制御信号の周波数によって時定数カ可変さレルスイ、
ノチドキャパシタフィルター(SCFl)を設け、帰還
される信号の周波数を前記制御信号の周波数に対応して
変化させることにより、極めて簡単な回路構成で周波数
変換を行うという本発明の目的を達成するものである。
下記のとおりである。すなわち、増幅器AIの帰還回路
に制御信号の周波数によって時定数カ可変さレルスイ、
ノチドキャパシタフィルター(SCFl)を設け、帰還
される信号の周波数を前記制御信号の周波数に対応して
変化させることにより、極めて簡単な回路構成で周波数
変換を行うという本発明の目的を達成するものである。
〔実施例−1〕
以下、gi図を参照して、本発明を適用した周波数変換
回路の一実施例を述べる。
回路の一実施例を述べる。
1番端子には、入力信号vinが供給される。2番端子
には、周波数を可変できる制御信号fioが供給される
。制御信号’inは、S CF (5w1thidCa
paciter Fi 1ter ) l PC供給さ
れる。
には、周波数を可変できる制御信号fioが供給される
。制御信号’inは、S CF (5w1thidCa
paciter Fi 1ter ) l PC供給さ
れる。
5CF1において、スイッチ”’l5Stはそれぞれn
チャネル絶縁ゲート型電界効果トランジス1 (n−M
OSFET)とPMO8FE’rとから構成されている
。スイッチドキャパシタはR=の抵抗値は大になる。ま
た、制御信号fioの周波数が大きいとき、スイッチS
、、S、の抵抗値は小になる。
チャネル絶縁ゲート型電界効果トランジス1 (n−M
OSFET)とPMO8FE’rとから構成されている
。スイッチドキャパシタはR=の抵抗値は大になる。ま
た、制御信号fioの周波数が大きいとき、スイッチS
、、S、の抵抗値は小になる。
コンデンサC1,C,の容量比は一定であるから、制御
信号finのパルス幅、言い換えれば周波数可変するこ
とにより、ORの時定数が任意に変化することになる。
信号finのパルス幅、言い換えれば周波数可変するこ
とにより、ORの時定数が任意に変化することになる。
なお、インバータ2は、スイ、2チSI、S、を互いに
逆位相に駆動し、C1にチャージされた電荷をC,に移
動(放電)させるためのものである。
逆位相に駆動し、C1にチャージされた電荷をC,に移
動(放電)させるためのものである。
1番端子に供給された入力信号V、n1、反転増幅器A
、に供給され、その出力信号V0は5CFlに供給され
る。この状態で、制御信号finが低周波に可変され、
そのパルス幅が大になったとする。
、に供給され、その出力信号V0は5CFlに供給され
る。この状態で、制御信号finが低周波に可変され、
そのパルス幅が大になったとする。
5CFIの時定数が大になり、低周波成分が反転増幅器
人、の入力端に帰還される。この結果、3番端子から得
られる出力信号V。utの周波数が低下する。故に、前
述の場合では、’i n >vout ’ 又はfin
)Voutの周波数信号が得られる。
人、の入力端に帰還される。この結果、3番端子から得
られる出力信号V。utの周波数が低下する。故に、前
述の場合では、’i n >vout ’ 又はfin
)Voutの周波数信号が得られる。
次に、前述の状態で制御信号fInが高周波に可変され
、そのパルス幅が小になったとする。SCFlの時定数
が小になり、高周波成分が反転増幅器人、の入力端に帰
還される。この結果・3番端子から得られる出力信号V
。utの周波数が高くなる。
、そのパルス幅が小になったとする。SCFlの時定数
が小になり、高周波成分が反転増幅器人、の入力端に帰
還される。この結果・3番端子から得られる出力信号V
。utの周波数が高くなる。
故に、前述の場合では、fin<Vout’又はfin
<<voutの周波数信号が得られる。
<<voutの周波数信号が得られる。
次に、制御信号finの周波数が可変され、5CF1の
カットオフ周波数が、入力信号vioの周波数とはぼ同
一@度になされたとする。
カットオフ周波数が、入力信号vioの周波数とはぼ同
一@度になされたとする。
この場合、出力信号V。utの周波数は、入力信号vi
nの周波数とほぼ同一になる。
nの周波数とほぼ同一になる。
前述の回路動作から明らかなように、本実施例における
周波数変換回路では、制御信号finの周波数に対応し
て、入力信号vioの周波数を変換することができる。
周波数変換回路では、制御信号finの周波数に対応し
て、入力信号vioの周波数を変換することができる。
なお、スイッチドキャパシタのCRの段数を必要に応じ
て増やしても同等の効果を得られることはい5までもな
い。
て増やしても同等の効果を得られることはい5までもな
い。
(1)増幅回路の帰還周波数をSCFの制御信号の周波
数により任意に可変するという作用で、極めて簡単な回
路構成で周波数変換を行うという本発明の効果が得られ
る。
数により任意に可変するという作用で、極めて簡単な回
路構成で周波数変換を行うという本発明の効果が得られ
る。
12)前記(υにより、半導体集積回路化が容易になる
。
。
以上の説明では、主として本発明者によってなされた発
明をその背景となった利用分野である周波数変換回路に
適用した場合について説明したが、それに限定されるも
のではない。
明をその背景となった利用分野である周波数変換回路に
適用した場合について説明したが、それに限定されるも
のではない。
例えば、入力信号Vinの立下り、又は立上り時間を遅
延させるタイマーとして利用することができる。この場
合、遅延時間は制御信号finの周波数によって可変す
ることができる。
延させるタイマーとして利用することができる。この場
合、遅延時間は制御信号finの周波数によって可変す
ることができる。
第1図は本発明を適用した周波数変換回路の一実施例を
示す回路図。 AI・・・反転増幅器、1・・・SCF%B、、B、・
・・スイッチ、C1t C1・・・コンデンサ、fin
・・・制御信号、vln・・・入力信号、vout・・
・出力信号。
示す回路図。 AI・・・反転増幅器、1・・・SCF%B、、B、・
・・スイッチ、C1t C1・・・コンデンサ、fin
・・・制御信号、vln・・・入力信号、vout・・
・出力信号。
Claims (1)
- 1、増幅器の帰還回路に制御信号によって時定数が可変
される時定数回路を設け、前記増幅器を介して伝達され
る信号の周波数が、前記制御信号の周波数に対応して変
換されることを特徴とする周波数変換回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16661483A JPS6058705A (ja) | 1983-09-12 | 1983-09-12 | 周波数変換回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16661483A JPS6058705A (ja) | 1983-09-12 | 1983-09-12 | 周波数変換回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6058705A true JPS6058705A (ja) | 1985-04-04 |
Family
ID=15834569
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16661483A Pending JPS6058705A (ja) | 1983-09-12 | 1983-09-12 | 周波数変換回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6058705A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005119902A1 (ja) * | 2004-06-03 | 2005-12-15 | Niigata Seimitsu Co., Ltd. | イメージ除去回路 |
KR100827258B1 (ko) * | 2004-06-03 | 2008-05-07 | 니이가타세이미츠 가부시키가이샤 | 이미지 제거 회로 |
-
1983
- 1983-09-12 JP JP16661483A patent/JPS6058705A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005119902A1 (ja) * | 2004-06-03 | 2005-12-15 | Niigata Seimitsu Co., Ltd. | イメージ除去回路 |
KR100827258B1 (ko) * | 2004-06-03 | 2008-05-07 | 니이가타세이미츠 가부시키가이샤 | 이미지 제거 회로 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3931588A (en) | Voltage controlled oscillator utilizing field effect transistors | |
US4618788A (en) | Integrated delay circuit for digital signals | |
JPS63176012A (ja) | Misトランジスタ回路 | |
US4879530A (en) | Monolithically integratable phase shifter VCO | |
US3590280A (en) | Variable multiphase clock system | |
JPS6058705A (ja) | 周波数変換回路 | |
US6025747A (en) | Logic signal selection circuit | |
KR100343464B1 (ko) | 씨모스 알씨 지연 회로 | |
US8324879B2 (en) | Power inverter control device for switching point determination | |
JPS58111429A (ja) | 遅延回路 | |
JP2539667Y2 (ja) | デューティ可変回路 | |
JPS61129916A (ja) | 遅延回路 | |
WO2017016274A1 (zh) | 开关控制电路 | |
JPH05315899A (ja) | 可変周波数発振回路 | |
US4191927A (en) | Mixing circuit for digital signals | |
US3539838A (en) | Switching apparatus having a 4 rc time constant | |
JPH01113797A (ja) | 電子発音回路 | |
JPH05129908A (ja) | 微小可変遅延回路 | |
JPH0410807A (ja) | クロック信号発生回路 | |
JPS5843298Y2 (ja) | 発振回路 | |
JPH09107270A (ja) | アナログ遅延回路 | |
SU1707737A1 (ru) | Повторитель напр жени | |
JPS6396800A (ja) | Cmosサンプルホ−ルド回路 | |
JPH06216727A (ja) | 遅延時間可変論理回路 | |
JPH02228810A (ja) | 逓倍回路 |