JPH01113797A - 電子発音回路 - Google Patents
電子発音回路Info
- Publication number
- JPH01113797A JPH01113797A JP27227387A JP27227387A JPH01113797A JP H01113797 A JPH01113797 A JP H01113797A JP 27227387 A JP27227387 A JP 27227387A JP 27227387 A JP27227387 A JP 27227387A JP H01113797 A JPH01113797 A JP H01113797A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- capacitor
- pulse
- constant voltage
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 44
- 238000007599 discharging Methods 0.000 claims abstract description 7
- 230000005669 field effect Effects 0.000 claims description 19
- 238000010586 diagram Methods 0.000 description 8
- 206010013911 Dysgeusia Diseases 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000005236 sound signal Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Radar Systems Or Details Thereof (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電子発音回路に関し、特に余韻を有する音声信
号を発生だせる電子発音回路に関する。
号を発生だせる電子発音回路に関する。
第３図は従来の電子発音回路の一例を示す回路図である
。
。
第３図において、コンデンサＣは、一端を定電圧Ｖ’０
０を有する第１の定電圧源に接続し、両端に音声出力信
号の振幅を制限する制御電圧を保持している。
０を有する第１の定電圧源に接続し、両端に音声出力信
号の振幅を制限する制御電圧を保持している。
Ｎチャネル型の絶縁ゲート電界効果トランジスタＱ１ｓ
は、ゲートにコンデンサＣの充電パルスＡを入力し、ソ
ースを定電圧■ＤＤより低い定電圧Ｖ５ｇを有する第２
の定電圧源に接続し、ドレインをコンデンサＣの他端に
接続し、充電パルスＡが来るとコンデンサＣを所定の電
圧に充電する。
は、ゲートにコンデンサＣの充電パルスＡを入力し、ソ
ースを定電圧■ＤＤより低い定電圧Ｖ５ｇを有する第２
の定電圧源に接続し、ドレインをコンデンサＣの他端に
接続し、充電パルスＡが来るとコンデンサＣを所定の電
圧に充電する。
なお、充電パルスＡは、平常時に定電圧■ｓｓ以下で、
充電時にだけ定電圧ｖｓｓを超えた高い電圧となってい
る。
充電時にだけ定電圧ｖｓｓを超えた高い電圧となってい
る。
第４図は従来の電子発音回路の動作状態を示すタイミン
グ図である。
グ図である。
第４図で、ゲートに時刻Ｔ、からＴ２の間で充電パルス
Ａが定電圧■ｓｓを超えた高い電圧を供給するので、Ｎ
チャネル型の絶縁ゲート電界効果トランジスタＱＩＮは
、導通状態となり、コンデンサＣを充電し、ドレインの
変動点電圧Ｅ２は、所定の電圧であるＶｌの値まで低下
する。
Ａが定電圧■ｓｓを超えた高い電圧を供給するので、Ｎ
チャネル型の絶縁ゲート電界効果トランジスタＱＩＮは
、導通状態となり、コンデンサＣを充電し、ドレインの
変動点電圧Ｅ２は、所定の電圧であるＶｌの値まで低下
する。
一方、抵抗Ｒは、コンデンサＣと並列に接続し、コンデ
ンサＣを適切な時定数で放電させる。
ンサＣを適切な時定数で放電させる。
このため、第４図に示す通り、ドレインの変動点電圧Ｅ
２は、徐々に定電圧ＶＤＤに向って上昇する。
２は、徐々に定電圧ＶＤＤに向って上昇する。
また、Ｎチャネル型の絶縁ゲート電界効果トランジスタ
Ｑ２Ｎは、ゲートを音声入力信号りを入力する入力端子
に接続し、ソースを音声出力信号Ｆ２の出力端子に接続
し、ドレインをコンデンサＣの他端に接続し、入力端子
にある音声入力信号りの電圧が定電圧ＶＳＳを超えた高
い電圧のときに導通状態となり、出力端子にコンデンサ
Ｃの制御電圧で制限された音声出力信号Ｆ２の下限電圧
を供給する。
Ｑ２Ｎは、ゲートを音声入力信号りを入力する入力端子
に接続し、ソースを音声出力信号Ｆ２の出力端子に接続
し、ドレインをコンデンサＣの他端に接続し、入力端子
にある音声入力信号りの電圧が定電圧ＶＳＳを超えた高
い電圧のときに導通状態となり、出力端子にコンデンサ
Ｃの制御電圧で制限された音声出力信号Ｆ２の下限電圧
を供給する。
このため、第４図に示す通り、絶縁ゲート電界効果トラ
ンジスタＱ２Ｎは、音声入力信号りの電圧が定電圧■ｓ
ｓより高い時刻Ｔ２〜’ｒ３．Ｔ４〜Ｔ５．・・・・・
・・・・の間で導通状態となるので、音声出力信号Ｆ２
は、これらの時刻で変動点電圧Ｅ、に近い値となる。
ンジスタＱ２Ｎは、音声入力信号りの電圧が定電圧■ｓ
ｓより高い時刻Ｔ２〜’ｒ３．Ｔ４〜Ｔ５．・・・・・
・・・・の間で導通状態となるので、音声出力信号Ｆ２
は、これらの時刻で変動点電圧Ｅ、に近い値となる。
一方、Ｐチャネル型の絶縁ゲート電界効果トランジスタ
Ｑｓｐは、ゲートを音声入力信号りの入力端子に接続し
、ソースに定電圧ＶＤＤを供給し、ドレインを音声出力
信号Ｆ２の出力端子に接続しているので、入力端子の音
声入力信号Ｆ２の電圧が定電圧ＶＤＤに満たない低い電
圧のときに導通状態となり、出力端子に音声出力信号Ｆ
２の上限電圧を供給する。
Ｑｓｐは、ゲートを音声入力信号りの入力端子に接続し
、ソースに定電圧ＶＤＤを供給し、ドレインを音声出力
信号Ｆ２の出力端子に接続しているので、入力端子の音
声入力信号Ｆ２の電圧が定電圧ＶＤＤに満たない低い電
圧のときに導通状態となり、出力端子に音声出力信号Ｆ
２の上限電圧を供給する。
第４図に示す通り、絶縁ゲート電界効果トランジスタＱ
３Ｐは、音声入力信号りの電圧が定電圧ＶＤＤに満たな
い低い電圧の時刻Ｔ、〜Ｔ、、Ｔ。
３Ｐは、音声入力信号りの電圧が定電圧ＶＤＤに満たな
い低い電圧の時刻Ｔ、〜Ｔ、、Ｔ。
〜Ｔ６．・・・・・・・−・の間で導通状態となるので
、音声出力信号Ｆ２は、これらの時刻で定電圧ＶＨに近
い値となる。
、音声出力信号Ｆ２は、これらの時刻で定電圧ＶＨに近
い値となる。
以上の結果、音声出力信号Ｆ２は、第４図に示す通り、
音声入力信号りの周波数で振動しながらその振幅が徐々
に減衰することとなり、余韻（エンベロープ）を有する
音声信号となる。
音声入力信号りの周波数で振動しながらその振幅が徐々
に減衰することとなり、余韻（エンベロープ）を有する
音声信号となる。
上述した従来の電子発音回路は、余韻の長さが使用する
コンデンサと抵抗との時定数で定まるので、長い余韻が
必要な場合、大容量のコンデンサと高い抵抗との組合せ
が必要となる。
コンデンサと抵抗との時定数で定まるので、長い余韻が
必要な場合、大容量のコンデンサと高い抵抗との組合せ
が必要となる。
しかし、大容量のコンデンサや高い抵抗は、半導体集積
回路上に実現することが困難であり、高債なチップが要
求されるという問題点がある。
回路上に実現することが困難であり、高債なチップが要
求されるという問題点がある。
本発明の目的は、コンデンサと抵抗との時定数を大きく
しないで、長い余韻を有する電子発音回路を提供するこ
とにある。
しないで、長い余韻を有する電子発音回路を提供するこ
とにある。
本発明の電子発音回路は、
（Ａ）一端を第１の定電圧源に接続し、両端に音声出力
信号の振幅を制限する制御電圧を保持するコンデンサ、 （Ｂ）ゲートに前記コンデンサの充電パルスを入力し、
ソースを前記第１の定電圧源より低い電圧（または高い
電圧）を有する第２の定電圧源に接続し、ドレインを前
記コンデンサの他端に接続し、前記充電パルスがあると
きに前記コンデンサを所定の電圧社充電するＮチャネル
型（Ｐチャネル型）の第１の絶縁ゲート電界効果トラン
ジスタ、 （Ｃ）前記コンデンサと並列に接続し、前記コンデンサ
を適切な時定数で放電させる抵抗、（Ｄ）ゲートを音声
入力信号を入力する入力端子に接続し、ソースを出力端
子に接続し、ドレインを前記コンデンサの他端に接続し
、前記入力端子の音声入力信号の電圧が高い（または低
い）ときに導通状態となり、前記出力端子に前記コンデ
ンサの制御電圧で制限された音声出力信号の下限電圧（
または上限電圧）を供給するＮチャネル型（またはＰチ
ャネル型）の第２の絶縁ゲート電界効果トランジスタ、 （Ｅ）ゲートを前記入力端子に接続し、ソースを前記第
１の定電圧源に接続し、ドレインを前記出力端子に接続
し、前記入力端子の音声入力信号の電圧が低い（または
高い）ときに導通状態となり、前記出力端子に音声出力
信号の上限電圧（または下限電圧）を供給するＰチャネ
ル型（またはＮチャネル型）の第３の絶縁ゲート電界効
果トランジスタ、 を備えた電子発音回路において、 （Ｆ）前記第１の定電圧源に接続した前記コンデンサの
一端から前記抵抗の一端を切離し、ゲートに放電パルス
を入力し、ソースを前記コンデンサの一端に接続し、ド
レインを前記抵抗の一端に接続して、前記放電パルスが
あるときにだけ導通状態となり、前記コンデンサを前記
抵抗を通じて放電させるＰチャネル型（またはＮチャネ
ル型）の第４の絶縁ゲート電界効果トランジスタ、 を備えて構成されている。
信号の振幅を制限する制御電圧を保持するコンデンサ、 （Ｂ）ゲートに前記コンデンサの充電パルスを入力し、
ソースを前記第１の定電圧源より低い電圧（または高い
電圧）を有する第２の定電圧源に接続し、ドレインを前
記コンデンサの他端に接続し、前記充電パルスがあると
きに前記コンデンサを所定の電圧社充電するＮチャネル
型（Ｐチャネル型）の第１の絶縁ゲート電界効果トラン
ジスタ、 （Ｃ）前記コンデンサと並列に接続し、前記コンデンサ
を適切な時定数で放電させる抵抗、（Ｄ）ゲートを音声
入力信号を入力する入力端子に接続し、ソースを出力端
子に接続し、ドレインを前記コンデンサの他端に接続し
、前記入力端子の音声入力信号の電圧が高い（または低
い）ときに導通状態となり、前記出力端子に前記コンデ
ンサの制御電圧で制限された音声出力信号の下限電圧（
または上限電圧）を供給するＮチャネル型（またはＰチ
ャネル型）の第２の絶縁ゲート電界効果トランジスタ、 （Ｅ）ゲートを前記入力端子に接続し、ソースを前記第
１の定電圧源に接続し、ドレインを前記出力端子に接続
し、前記入力端子の音声入力信号の電圧が低い（または
高い）ときに導通状態となり、前記出力端子に音声出力
信号の上限電圧（または下限電圧）を供給するＰチャネ
ル型（またはＮチャネル型）の第３の絶縁ゲート電界効
果トランジスタ、 を備えた電子発音回路において、 （Ｆ）前記第１の定電圧源に接続した前記コンデンサの
一端から前記抵抗の一端を切離し、ゲートに放電パルス
を入力し、ソースを前記コンデンサの一端に接続し、ド
レインを前記抵抗の一端に接続して、前記放電パルスが
あるときにだけ導通状態となり、前記コンデンサを前記
抵抗を通じて放電させるＰチャネル型（またはＮチャネ
ル型）の第４の絶縁ゲート電界効果トランジスタ、 を備えて構成されている。
次に本発明の実施例について図面を参照して説明する。
第１図は本発明の電子発音回路の一実施例を示す回路図
である。
である。
第１図の電子発音回路は、第３図の電子発音回路で、定
電圧Ｖ００を有する第１の定電圧源に接続したコンデン
サＣの一端から抵抗Ｒの一端を切離し、その切離した位
置にＰチャネル型の第４の絶縁ゲート電界効果トランジ
スタＱ４Ｐを置いている。
電圧Ｖ００を有する第１の定電圧源に接続したコンデン
サＣの一端から抵抗Ｒの一端を切離し、その切離した位
置にＰチャネル型の第４の絶縁ゲート電界効果トランジ
スタＱ４Ｐを置いている。
Ｐチャネル型の絶縁ゲート電界効果トランジスタＱ４Ｐ
は、ゲートに放電パルスＢを入力し、ソースをコンデン
サＣの一端に接続し、ドレインを抵抗Ｒの一端に接続し
て、放電パルスＢがあるときにだけ、導通状態となりコ
ンデンサＣを抵抗Ｒを通じて放電させる。
は、ゲートに放電パルスＢを入力し、ソースをコンデン
サＣの一端に接続し、ドレインを抵抗Ｒの一端に接続し
て、放電パルスＢがあるときにだけ、導通状態となりコ
ンデンサＣを抵抗Ｒを通じて放電させる。
なお、充電パルスＢは、平常時に定電圧ＶＤＤ以上の高
い電圧で、放電時にだけ定電圧■Ｄｏに、満たない低い
電圧となっている。
い電圧で、放電時にだけ定電圧■Ｄｏに、満たない低い
電圧となっている。
第２図は本実施例の電子発音回路の動作状態を示すタイ
ミング図である。
ミング図である。
第２図で、時刻１．からｔ２の間で充電パルスＡが定電
圧ＶＳｇを超えた高い電圧を供給するので、Ｎチャネル
型の絶縁ゲート電界効果トランジスタＱＩＮは、導通状
態となり、コンデンサＣを充電し、ドレインの変動点電
圧Ｅ２は、所定の電圧Ｖ□まで低下する。
圧ＶＳｇを超えた高い電圧を供給するので、Ｎチャネル
型の絶縁ゲート電界効果トランジスタＱＩＮは、導通状
態となり、コンデンサＣを充電し、ドレインの変動点電
圧Ｅ２は、所定の電圧Ｖ□まで低下する。
放電パルスＢは、第２図に示す通り、平常時に定電圧Ｖ
ＤＩ）以上の高い電圧を有するので、絶縁ゲート電界効
果トランジスタＱ４Ｐは、非導通の状態を保持し、時刻
ｔＩからｔ５の間で変動点電圧Ｅ１は、Ｖｌの値を維持
することとなる。
ＤＩ）以上の高い電圧を有するので、絶縁ゲート電界効
果トランジスタＱ４Ｐは、非導通の状態を保持し、時刻
ｔＩからｔ５の間で変動点電圧Ｅ１は、Ｖｌの値を維持
することとなる。
このため、音声入力信号りの電圧が定電圧■。Ｄを超え
た高い電圧の時刻ｔ２〜１３，１．〜ｔ。
た高い電圧の時刻ｔ２〜１３，１．〜ｔ。
で、音声出力信号Ｆ１は、■、の値に近い値となり、音
声入力信号りの電圧が定電圧ｖｏＤに満たない低い電圧
の時刻ｔ、〜ｔ４で、音声出力信号Ｆ１は、定電圧ＶＤ
Ｄに近い値となる。
声入力信号りの電圧が定電圧ｖｏＤに満たない低い電圧
の時刻ｔ、〜ｔ４で、音声出力信号Ｆ１は、定電圧ＶＤ
Ｄに近い値となる。
放電パルスＢは、時刻ｔ５からｔ６の間で、定電圧ＶＤ
Ｄに満たない低い値のパルスを供給するので、絶縁ゲー
ト電界効果トランジスタＱ４Ｐが、導通の状態となり、
コンデンサＣを抵抗Ｒを通じて放電させ、変動点電圧Ｅ
、は、徐々に定電圧ＶＤＤに向って上昇し、時刻ｔ６で
、Ｖ２の値となって、次のパルスまで、この値を維持す
る。
Ｄに満たない低い値のパルスを供給するので、絶縁ゲー
ト電界効果トランジスタＱ４Ｐが、導通の状態となり、
コンデンサＣを抵抗Ｒを通じて放電させ、変動点電圧Ｅ
、は、徐々に定電圧ＶＤＤに向って上昇し、時刻ｔ６で
、Ｖ２の値となって、次のパルスまで、この値を維持す
る。
また、放電パルスＢの次のパルスで、同様の動作を行い
、変動点電圧Ｅ１は、次に■３の値となる。
、変動点電圧Ｅ１は、次に■３の値となる。
このようにして、変動点電圧Ｅ、は、第２図に示す通り
、放電パルスＢのパルスが来る毎に、間欠的に徐々に定
電圧■ｔ）Ｄに向って上昇することとなる。
、放電パルスＢのパルスが来る毎に、間欠的に徐々に定
電圧■ｔ）Ｄに向って上昇することとなる。
これに伴ない、音声出力信号Ｆ１は、音声入力信号りの
電圧が高い時刻で、変動点電圧Ｅ１に近い値となり、音
声入力信号りの電圧が低い時刻で、定電圧■ＤＤに近い
値となるので、第２図に示す通り、音声出力信号Ｆ１は
、長い余韻を有する音声信号となる。
電圧が高い時刻で、変動点電圧Ｅ１に近い値となり、音
声入力信号りの電圧が低い時刻で、定電圧■ＤＤに近い
値となるので、第２図に示す通り、音声出力信号Ｆ１は
、長い余韻を有する音声信号となる。
なお、放電パルスＢのパルス幅と時間間隔は、自由に設
定でき、必要に応じて変えることもできるので、余韻の
長さを長くしたり、短くしたりすることができる。
定でき、必要に応じて変えることもできるので、余韻の
長さを長くしたり、短くしたりすることができる。
上記の実施例では、定電圧ＶＤＤが定電圧ＶＳＳより高
い形態の回路について説明したが、定電圧ｖｏＤが定電
圧Ｖｓｓより低い形態の回路は、４個の絶縁ゲート電界
効果トランジスタのそれぞれを、Ｎチャネル型とＰチャ
ネル型との間の取替えを行って、反対に構成することに
より、実現することができる。
い形態の回路について説明したが、定電圧ｖｏＤが定電
圧Ｖｓｓより低い形態の回路は、４個の絶縁ゲート電界
効果トランジスタのそれぞれを、Ｎチャネル型とＰチャ
ネル型との間の取替えを行って、反対に構成することに
より、実現することができる。
以上説明したように、本発明の電子発音回路は、放電パ
ルスのパルス幅を細くすることにより、コンデンサと抵
抗との時定数を大きくしないで、長い余韻を実現するこ
とができるという効果を有している。
ルスのパルス幅を細くすることにより、コンデンサと抵
抗との時定数を大きくしないで、長い余韻を実現するこ
とができるという効果を有している。
また、放電パルスのパルス幅を変えることにより、余韻
を長くしなり、短くしたりすることができるという効果
もある。
を長くしなり、短くしたりすることができるという効果
もある。
第１図は本発明の電子発音回路の一実施例を示す回路図
、第２図は本実施例の電子発音回路の動作状態を示すタ
イミング図、第３図は従来の電子発音回路の一例を示す
回路図、第４図は従来の電子発音回路の動作状態を示す
タイミング図である。 Ａ・・・・・・充電パルス、Ｂ・・・・・・放電パルス
、Ｃ・・・・・・コンデンサ、Ｄ・・・・・・音声入力
信号、Ｅｌ、Ｅ２・・・・・・変動点電圧、Ｆ、、Ｆ２
・・・・・・音声出力信号、Ｑ ＩＮ＋ Ｑ ２Ｎ、
Ｑ ３Ｐ、 Ｑ ４Ｐ・・・・・・絶縁ゲート電界効果
トランジスタ、Ｒ・・・・・・抵抗、Ｖ ＤＯ，Ｖ ５
５・・目・・定電圧。
、第２図は本実施例の電子発音回路の動作状態を示すタ
イミング図、第３図は従来の電子発音回路の一例を示す
回路図、第４図は従来の電子発音回路の動作状態を示す
タイミング図である。 Ａ・・・・・・充電パルス、Ｂ・・・・・・放電パルス
、Ｃ・・・・・・コンデンサ、Ｄ・・・・・・音声入力
信号、Ｅｌ、Ｅ２・・・・・・変動点電圧、Ｆ、、Ｆ２
・・・・・・音声出力信号、Ｑ ＩＮ＋ Ｑ ２Ｎ、
Ｑ ３Ｐ、 Ｑ ４Ｐ・・・・・・絶縁ゲート電界効果
トランジスタ、Ｒ・・・・・・抵抗、Ｖ ＤＯ，Ｖ ５
５・・目・・定電圧。
Claims (1)
- 【特許請求の範囲】 （Ａ）一端を第１の定電圧源に接続し、両端に音声出力
信号の振幅を制限する制御電圧を保持するコンデンサ、 （Ｂ）ゲートに前記コンデンサの充電パルスを入力し、
ソースを前記第１の定電圧源より低い電圧（または高い
電圧）を有する第２の定電圧源に接続し、ドレインを前
記コンデンサの他端に接続し、前記充電パルスがあると
きに前記コンデンサを所定の電圧に充電するＮ チャネル型（Ｐチャネル型）の第１の絶縁 ゲート電界効果トランジスタ、 （Ｃ）前記コンデンサと並列に接続し、前記コンデンサ
を適切な時定数で放電させる抵抗、 （Ｄ）ゲートを音声入力信号を入力する入力端子に接続
し、ソースを出力端子に接続し、ドレインを前記コンデ
ンサの他端に接続し、前記入力端子の音声入力信号の電
圧が高い（または低い）ときに導通状態となり、前記出
力端子に前記コンデンサの制御電圧で制限された音声出
力信号の下限電圧（または上限電圧）を供給するＮチャ
ネル型（またはＰチャネル型）の第２の絶縁ゲート電界
効果トランジスタ、 （Ｅ）ゲートを前記入力端子に接続し、ソースを前記第
１の定電圧源に接続し、ドレインを前記出力端子に接続
し、前記入力端子の音声入力信号の電圧が低い（または
高い）ときに導通状態となり、前記出力端子に音声出力
信号の上限電圧（または下限電圧）を供給するＰチャネ
ル型（またはＮチャネル型）の第３の絶縁ゲート電界効
果トランジスタ、 を備えた電子発音回路において、 （Ｆ）前記第１の定電圧源に接続した前記コンデンサの
一端から前記抵抗の一端を切離し、 ゲートに放電パルスを入力し、ソースを前記コンデンサ
の一端に接続し、ドレインを前記抵抗の一端に接続して
、前記放電パルスがあるときにだけ導通状態となり、前
記コンデンサを前記抵抗を通じて放電させるＰチャネル
型（またはＮチャネル型）の第４の絶縁ゲート電界効果
トランジスタ、 を備えることを特徴とする電子発音回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27227387A JPH01113797A (ja) | 1987-10-27 | 1987-10-27 | 電子発音回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27227387A JPH01113797A (ja) | 1987-10-27 | 1987-10-27 | 電子発音回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01113797A true JPH01113797A (ja) | 1989-05-02 |
Family
ID=17511552
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27227387A Pending JPH01113797A (ja) | 1987-10-27 | 1987-10-27 | 電子発音回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01113797A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1096829A1 (en) * | 1999-10-26 | 2001-05-02 | Jan R. Coyle | System for transcription and playback of sonic signals |
| US6367367B1 (en) | 1999-08-06 | 2002-04-09 | Nisshinbo Industries, Inc. | Brake cylinder device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5583872A (en) * | 1978-12-21 | 1980-06-24 | Citizen Watch Co Ltd | Information sound generation circuit |
-
1987
- 1987-10-27 JP JP27227387A patent/JPH01113797A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5583872A (en) * | 1978-12-21 | 1980-06-24 | Citizen Watch Co Ltd | Information sound generation circuit |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6367367B1 (en) | 1999-08-06 | 2002-04-09 | Nisshinbo Industries, Inc. | Brake cylinder device |
| EP1096829A1 (en) * | 1999-10-26 | 2001-05-02 | Jan R. Coyle | System for transcription and playback of sonic signals |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6762625B1 (en) | Programmable differential current mode line driver with multiple classes of circuit operation | |
| KR910009083B1 (ko) | 반도체장치의 출력회로 | |
| JPH02119427A (ja) | 出力バッファ回路 | |
| JP3256283B2 (ja) | 同時相補出力パルスを生成するためのパルス発生器回路 | |
| JPH05191228A (ja) | 半導体チツプ回路 | |
| JPH01113797A (ja) | 電子発音回路 | |
| US20030048123A1 (en) | Integrated circuit and method of adjusting capacitance of a node of an integrated circuit | |
| WO1996038912A1 (fr) | Circuit a retard variable | |
| JP2937591B2 (ja) | 基板バイアス発生回路 | |
| JPH05110396A (ja) | 信号遅延回路 | |
| JP2874613B2 (ja) | アナログ遅延回路 | |
| JPS62120117A (ja) | 遅延回路 | |
| JPS62117411A (ja) | パルス幅制御回路 | |
| CN110971221B (zh) | 一种延时电路 | |
| US5712600A (en) | Astable multivibrator | |
| KR100343464B1 (ko) | 씨모스 알씨 지연 회로 | |
| JP3304926B2 (ja) | 電圧補正発振装置及び発振周波数の制御方法 | |
| JPH02246098A (ja) | 半導体回路 | |
| JPH1093404A (ja) | 可変遅延回路 | |
| JPH05129910A (ja) | Ｃｍｏｓ論理回路の微小遅延時間分解能可変遅延回路 | |
| JPH06125252A (ja) | 遅延回路装置 | |
| US6750678B2 (en) | Method for increasing the load capacity of clocked half-rail differential logic | |
| US6744283B2 (en) | Clocked half-rail differential logic with sense amplifier | |
| JPH11330959A (ja) | 電圧制御発振器およびチャージポンプ回路 | |
| KR0120567B1 (ko) | 저전력 소모와 고속 동작을 위한 삼상 버퍼 회로 |