JPS62245627A - 液相エピタキシヤル法 - Google Patents

液相エピタキシヤル法

Info

Publication number
JPS62245627A
JPS62245627A JP62088571A JP8857187A JPS62245627A JP S62245627 A JPS62245627 A JP S62245627A JP 62088571 A JP62088571 A JP 62088571A JP 8857187 A JP8857187 A JP 8857187A JP S62245627 A JPS62245627 A JP S62245627A
Authority
JP
Japan
Prior art keywords
silicon
solution
layer
liquid phase
adjusted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62088571A
Other languages
English (en)
Inventor
オツトマール、イエンチユ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JPS62245627A publication Critical patent/JPS62245627A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02625—Liquid deposition using melted materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、絶縁層で覆われたシリコン基板上に金属溶
融体を溶媒として使用する液相エピタキシャル析出によ
り均等にドープされたシリコン層を形成させ、このシリ
コン層に半導体構造、特に３次元半導体構造を作るため
の液相エピタキシャル法に関するものである。
〔従来の技術〕
超小型電子系においてはデバイスの３次元集積に際して
複数のシリコン層を互に絶縁して積み重ねることが必要
となる。これらの層に能動素子と受動素子例えば薄膜ト
ランジスタ、バイポーラトランジスタ、コンデンサ等が
公知の超小型電子回路技術によって作られる。
これまでは二酸化シリコン層上のシリコン層は気相析出
によって形成された。この層は最初多結晶であるが、レ
ーザー、黒鉛加熱体又は強力放射源等を使用して溶融さ
れ、酸化物層に作られた窓から再結晶が進行して単結晶
層となる。その際窓内部のシリコン基板部分が核となり
、単結晶の方向を決める。この方法の欠点は再結晶に際
してシリコン基板が許されない程度に加熱され、それま
でに完成しているデバイスが損傷されることである。こ
の種の方法は欧州特許出願公開第０１１７３３９号公報
により公知である。
液相エピタキシィによってドープされた単結晶薄膜を析
出させることは西独特許出願公告第２４４５１４６号公
報によって公知である。その際析出基板は遠心力によっ
て層材料を含む金属融体と接触する。シリコンの溶媒と
してはガリウム、ビスマス、インジウム、アンチモンお
よび錫等の金属が使用される。
均等にドープされた層をＳｉｎ、層上に横向きに成長さ
せることは文献ｒＥｓｓＤＥＲｃ　８５Ｊに発表されて
いる。この液相エピタキシィによって作られたシリコン
層は３次元デバイス構造の製作に使用することができる
。文献「フィジカ（Ｐｈｙｓｉｃａ）　Ｊ　１２９Ｂ、
１９８５年、６１−１６５頁に発表されているガリウム
を溶媒とする液相エピタキシィによって作られたシリコ
ン層は、ドーパント密度カ月Ｑ　ＩＨｃｍ　−１以上で
あって３次元構成の集積半導体回路に対する基底ドーピ
ングとしては不適当である。
〔発明が解決しようとする問題点〕
この発明の目的は、比較的低い温度の操作が可能であり
３次元集積に最適のパラメータ値を示すデバイス構造の
再現性の良い製作を可能にする液相エピタキシィに際し
ての溶媒に適した金属を提供することである。
〔問題点を解決するための手段〕
この目的はこの発明により冒頭に挙げた液相エピタキシ
ィにおいて、次の特性を示す金属を溶媒として使用する
ことによって達成される。
（ａ）　　シリコンを飽和に含む溶体が９００°Ｃ以下
の温度で液体であること、 （２）エピタキシャル析出層にドーパント密度がＩＱ１
″’　ＣＭ　−”以上のドーピングを行わないこと、＝
４− （ｃ）　　ケイ化物を形成しないこと。
金属溶体として全溶体を使用することもこの発明の枠内
にある。金シリコン共融混合物の融点は極めて低く約３
７０″Ｃであるから、これを使用する液相エピタキシィ
は低温で実施可能となる。この発明の１つの実施態様で
はシリコン・全溶体のシリコン分が３１原子％以上、４
９原子％以下に選ばれる。特に３２乃至３８原子％とす
るのが有利である。
共融金シリコン溶体からシリコンを晶出される際には金
の一部がシリコン中に止められる。シリコンに対する金
の溶解度は低温において著しく低く、６００°Ｃでは１
０１１０ｌ３３以下、５００　’Ｃでは１０１７ＣＩ−
３以下である。この外に金は深い格子欠陥を形成し、室
温において完全に電離される。
シリコン層内の低濃度の金が妨害になるときは、公知の
ようにゲッタ作用によって除去することができる。
溶媒としては銀の使用も可能である。しかしその共融混
合物の融点は金シリコン共融混合物の融点より高い。
この発明の方法において溶媒が１０１７ｃ＋ｏ−’以上
のドーパント密度を作らないこと（ドーパント密度は１
０１７ｃ＋ａ−３以下とするのが有利である）、ケイ化
物を形成しないこと、シリコンを飽和に含む溶体が通常
の集積回路製造過程中の温度以下の温度において液体で
あることが特に重要である。
〔実施例〕
この発明による液相エピタキシィの経過を第１図乃至第
４図について更に詳細に説明する。これらの図面はＣＭ
ＯＳインバータとしての単純な３次元半導体構造の製作
工程の主要な段階においての断面を示す。この工程を実
施する装置は文献「フイジカ（Ｐｈｙｓｉｃａ）」１２
９　Ｂ、　　１９８５年、１６１−１６５頁に記載され
公知のものである。
第１図はｐ型にドープされたシリコン基板１にｎチャン
ネルトランジスタのｎ型ドープ・ソース・ドレン領域２
ａ、２ｂが作られ、例えばｎ型ドープのポリシリコンか
ら成るゲート電極３の構造が作られた後のデバイスを示
す。この場合ゲート電極３はゲート酸化ｒｆｉ！４によ
ってシリコン基板１から分離されている。５はＭＯＳイ
ンバータを構成するｎチャネルトランジスタとｐチャネ
ルトランジスタを分離するフィールド酸化膜区域であっ
て、例えばＬＯＣＯ３法により基板ｌ上にトランジスタ
構造２，３．４が形成される前に作られるものである。
第２図に示すように、ｎチャネルトランジスタを含む構
造（１，２，３，４，５）の上に二酸化シリコン層６が
設けられ、ゲート電極３の上の部分６ａが後で液相エピ
タキシィによって作られるｐチャネルトランジスタのゲ
ート酸化膜となる。
第２図は酸化膜６が作られ拡散領域２ｂに対する接触孔
７があけられた後のデバイス構造を示す。
図から分かるように酸化膜６を設けることによりｎチャ
ネルトランジスタ表面の溝が完全に埋められて十分なプ
レーナ化が実現する。
第３図ではシリコン・金融体を使用する液相エピタキシ
ャル工程が実施される。このシリコン・金融体は融点３
７０℃のシリコン・全共融合金組成のもので、シリコン
対合の原子比は３５対６５である。これにより単結晶シ
リコン層８が形成されるが、その結晶核は拡散領域２ｂ
と場合によりｎチャネルトランジスタ領域外においてフ
ィールド酸化膜５にあけられた穴の領域９である（横向
き結晶成長）。
第４図に示すように金を溶媒とする液相エピタキシィに
よって全面的に形成された単結晶シリコン層８にｐチャ
ネル型の能動領域が順次に作られる。即ち最初にｎ型ド
ープイオン例えばヒ素イオンの柱入によりゲートとして
のｎ型領域１ｏが作られ、この領域１０をマスクで覆っ
た後ホウ素イオン注入によりｐチャネルトランジスタの
ｐ型ドープ領域１１ａ、ｌｌｂが作られる。接地端２ａ
への接続、領域１１ａへの接続、領域３の入力端、領域
ｉ１ｂの出力端等の接触と金属化はｐチャネルトランジ
スタ（１０，ｌｌａ、１１ａ、１１ｂ）の構造化の後に
公知方法によって行われる。
【図面の簡単な説明】
第１図乃至第４図はこの発明の方法によりＣＭＯＳイン
バータとしての３次元半導体構造を製作する際の主要な
段階においてのデバイスの断面構成を示すもので、１は
ｐ型ドープシリコン基板、２ａと２ｂはれチャネルトラ
ンジスタのソース・ドレン領域、３はそのゲート電極、
４はゲート酸化膜、５はフィールド酸化膜、ｌＯはｐチ
ャネルトランジスタのゲート領域、ｌｌａとｌｌｂはそ
のｐ型ドープ領域である。 ｉ！し４ １２６一

Claims (1)

  1. 【特許請求の範囲】 １）絶縁層（５、６、６ａ）で覆われたシリコン基板（
    １、２、３）上に半導体構造（１０、１１ａ、１１ｂ）
    を含む均等ドープシリコン層（８）をシリコンの金属溶
    液からエピタキシャル析出させる方法において、エピタ
    キシャル析出用溶融体の溶剤として使用される金属が次
    の特性： （ａ）シリコンで飽和した溶体が９００℃以下の温度で
    液体であること、 （２）エピタキシャル析出層にドーパント密度が１０＾
    １＾７ｃｍ＾−＾３以上のドーピングを行わないこと、 （ｃ）ケイ化物を形成しないこと を示すことを特徴とする液相エピタキシャル法。 ２）金属溶液として金溶液が使用されることを特徴とす
    る特許請求の範囲第１項記載の方法。 ３）シリコン・金溶液中のシリコン分が３１原子％以上
    、４９原子％以下に調整されることを特徴とする特許請
    求の範囲第２項記載の方法。 ４）シリコン・金溶液中のシリコン分が３２源子％から
    ３８原子％の間に調整されることを特徴とする特許請求
    の範囲第３項の記載の方法。 ５）析出シリコン層（８）の基底ドーピングが１０＾１
    ＾４ｃｍ＾−＾３以下のドーピング密度に調整されるこ
    とを特徴とする特許請求の範囲第１項乃至第４項の１つ
    に記載の方法。 ６）金属溶液として銀溶液が使用されることを特徴とす
    る特許請求の範囲第１項記載の方法。 ７）銀溶液中のシリコン分が１５．４原子％から１６原
    子％の間に調整されることを特徴とする特許請求の範囲
    第６項記載の方法。
JP62088571A 1986-04-16 1987-04-10 液相エピタキシヤル法 Pending JPS62245627A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3612828 1986-04-16
DE3612828.7 1986-04-16

Publications (1)

Publication Number Publication Date
JPS62245627A true JPS62245627A (ja) 1987-10-26

Family

ID=6298811

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62088571A Pending JPS62245627A (ja) 1986-04-16 1987-04-10 液相エピタキシヤル法

Country Status (3)

Country Link
US (1) US4717688A (ja)
EP (1) EP0241744A3 (ja)
JP (1) JPS62245627A (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5326716A (en) * 1986-02-11 1994-07-05 Max Planck-Gesellschaft Zur Foerderung Der Wissenschaften E.V. Liquid phase epitaxial process for producing three-dimensional semiconductor structures by liquid phase expitaxy
US5326719A (en) * 1988-03-11 1994-07-05 Unisearch Limited Thin film growth using two part metal solvent
JPH11162859A (ja) * 1997-11-28 1999-06-18 Canon Inc シリコン結晶の液相成長方法及びそれを用いた太陽電池の製造方法
US6391108B2 (en) * 1997-12-12 2002-05-21 Canon Kabushiki Kaisha Liquid phase growth method of silicon crystal, method of producing solar cell, and liquid phase growth apparatus
US6090651A (en) * 1999-11-05 2000-07-18 Lsi Logic Corporation Depletion free polysilicon gate electrodes
US20090297774A1 (en) * 2008-05-28 2009-12-03 Praveen Chaudhari Methods of growing heterepitaxial single crystal or large grained semiconductor films and devices thereon
US10199518B2 (en) 2008-05-28 2019-02-05 Solar-Tectic Llc Methods of growing heteroepitaxial single crystal or large grained semiconductor films and devices thereon
US10056519B2 (en) 2008-05-28 2018-08-21 Solar-Tectic, Llc Methods of growing heteroepitaxial single crystal or large grained semiconductor films and devices thereon
US8491718B2 (en) * 2008-05-28 2013-07-23 Karin Chaudhari Methods of growing heteroepitaxial single crystal or large grained semiconductor films and devices thereon

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB927493A (en) * 1960-07-25 1963-05-29 Gen Electric Co Ltd Improvements in or relating to methods of forming junctions in a semi-conductor
DE2445146C3 (de) * 1974-09-20 1979-03-08 Max-Planck-Gesellschaft Zur Foerderung Der Wissenschaften E.V., 3400 Goettingen Verfahren und Vorrichtung zur Ausbildung epitaktischer Schichten
JPS5796520A (en) * 1980-12-09 1982-06-15 Nec Corp Method for forming silicon single crystal film
CA1191970A (en) * 1982-11-09 1985-08-13 Abdalla A. Naem Stacked mos transistor
CA1197628A (en) * 1984-01-05 1985-12-03 Thomas W. Macelwee Fabrication of stacked mos devices
US4585493A (en) * 1984-06-26 1986-04-29 General Electric Company Grain-driven zone-melting of silicon films on insulating substrates
US4654958A (en) * 1985-02-11 1987-04-07 Intel Corporation Process for forming isolated silicon regions and field-effect devices on a silicon substrate

Also Published As

Publication number Publication date
EP0241744A3 (de) 1988-08-10
EP0241744A2 (de) 1987-10-21
US4717688A (en) 1988-01-05

Similar Documents

Publication Publication Date Title
US4717681A (en) Method of making a heterojunction bipolar transistor with SIPOS
US4463492A (en) Method of forming a semiconductor device on insulating substrate by selective amorphosization followed by simultaneous activation and reconversion to single crystal state
US3461361A (en) Complementary mos transistor integrated circuits with inversion layer formed by ionic discharge bombardment
JP2850974B2 (ja) 半導体ポリシリコン層のドーピング方法とこれを用いたｐｍｏｓｆｅｔ製造方法
JPH0523055B2 (ja)
US3928082A (en) Self-aligned transistor process
US5296387A (en) Method of providing lower contact resistance in MOS transistor structures
JPS62245627A (ja) 液相エピタキシヤル法
US5296386A (en) Method of providing lower contact resistance in MOS transistor structures
JPS59148365A (ja) 集積半導体回路とその製造方法
JPS63136568A (ja) 半導体装置
JPS5982768A (ja) 半導体装置の製造方法
JPS6317227B2 (ja)
US5635752A (en) Semiconductor device having source and drain regions which include horizontally extending secondary defect layers
JP2000349244A (ja) 半導体装置およびその製造方法
JPS63196075A (ja) Ｍｉｓ半導体装置の製造方法
JPS6318348B2 (ja)
JP2797200B2 (ja) 多結晶シリコン電極およびその製造方法
JPS59138367A (ja) 半導体装置
JPH0219622B2 (ja)
JPS6157714B2 (ja)
JP2874885B2 (ja) 半導体装置及びその製造方法
JPH0517701B2 (ja)
JPS5847867B2 (ja) ハンドウタイソウチ
JPS62213121A (ja) 半導体基板のコンタクト形成法