JPS62245354A - Ipl初期値設定方式 - Google Patents

Ipl初期値設定方式

Info

Publication number
JPS62245354A
JPS62245354A JP8814586A JP8814586A JPS62245354A JP S62245354 A JPS62245354 A JP S62245354A JP 8814586 A JP8814586 A JP 8814586A JP 8814586 A JP8814586 A JP 8814586A JP S62245354 A JPS62245354 A JP S62245354A
Authority
JP
Japan
Prior art keywords
switch
ipl
initial value
main body
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8814586A
Other languages
English (en)
Inventor
Hiroaki Futami
二見 宏明
Hiroshi Tomizawa
冨澤 博志
Hiroki Arakawa
荒川 弘煕
Satoru Fukami
深海 悟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Oki Electric Industry Co Ltd
Original Assignee
Nippon Telegraph and Telephone Corp
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp, Oki Electric Industry Co Ltd filed Critical Nippon Telegraph and Telephone Corp
Priority to JP8814586A priority Critical patent/JPS62245354A/ja
Publication of JPS62245354A publication Critical patent/JPS62245354A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はIPL初期値設定方式に関し、更に詳細には端
末制御装置におけるIPLに必要な情報を設定するIP
L初期値設定方式に関する。
(従来の技術) 第6図は、従来の端末制御装置の操作盤を示す外観図で
ある。同図において、60は図示していない端末制御装
置の操作盤、61は電源スィッチ、62はプログラムの
ロードを指定するロードスイッチ。
63はクリアスイッチ、64はプログラムのロード済の
場合に、更にプログラムの再起動を行なうリスタートス
イッチ、65は図示していないCPUへ割込を行なう割
込スイッチ、66はシステムの運用形態を指示する0〜
Fまでを設定するシステムモードスイッチであり、オン
ラインモード、バッチモードあるいは保守試験モードの
別を設定する。67はロードするプログラムをどのファ
イルから読み出すかを指定するシステムレジデントボリ
ュームスイッチ、68は例えば2つのCPUの内いずれ
かをマスタとして指定して立上げるかを指示するCPU
切換スイッチ、69は後述するシスチムニ10スイツチ
70、プログラムモードスイッチ71、及び日付スイッ
チ72で設定した値をCPUへ通知するセットスイッチ
、70は端末制御装置のシステムコンソールとしてどの
Iloを指定するかを設定するシスチムニ10スイツチ
、71はプログラムのモードを設定するプログラムモー
ドスイッチ、72は日付及び時間を設定する日付スイッ
チ、73は電源オン状態を表示する電源ランプ、74は
プログラムロード中を示すロードランプ、75は動作中
を示す動作中ランプ、76は割込スイッチ65の押下に
よる割込をCPUが受付けたことを示す割込ランプ、7
7はシステムダウンとなったことを示すアラームランプ
、78はシステムが障害により縮退運動に入ったことを
示すウオーニングランプ、79はディスクの周囲温度が
規定温度以下になったことを表示するDK温度ランプ、
80は16進コード6桁により各種メツセージコードを
表示する汎用ディスプレイである。
このような操作盤60の中でシステムモードスイッチ6
6、システムレジデントボリュームスイッチ67、CP
U切換スイッチ68.シスチムニ10スイツチ70、プ
ログラムモードスイッチ71及び日付スイッチ72はプ
ログラムをローディングする上で必要なIPL初期値で
あり、電源投入前に設定されていなければならない、ま
た、この端末制御装置は無人で立上げ動作する場合もあ
る。この場合は、端末制御装置に何らかの方法で電源が
投入され、予め設定されたファイルからプログラムを読
み出しシステムを立ち上げる。この為、上記各設定値か
らなる立上げ情報は無人でも動作するようにするため操
作盤上に保持される必要がある。よって、操作盤60上
の各設定スイッチには、設定値を保持できかつ電源投入
前でも設定値を目視で確認出来るデジタルスイッチが用
いられている。
(発明が解決しようとする問題点) しかしながら、上記従来の端末制御装置の操作盤では上
述の如き設定した値を保持しなければならないことと、
立上げ前に設定した値を確認する必要があるので、この
値を保持でき、かつ表示できる高価なデジタルスイッチ
を用いなければならず装置全体がコスト高となってしま
うという問題点があった。
本発明はこれらの問題点を解決するためのもので、低価
格な端末制御装置とするためのIPL初期値設定方式を
提供することを目的とする。
(問題点を解決するための手段) 本発明は前記問題点を解決するために、IPL初期値を
格納するRAMと、このRAMに格納されたIPL初期
値を表示する表示部と、スイッチ部と、制御部とを有す
る操作部と、この操作部からの制御信号に従って内蔵す
るプログラムに基づいてシステム動作を行なう本体とか
らなる端末制御装置の立上げに必要なIPL初期値を操
作部により設定するIPL初期値設定方式において、ス
イッチ部は、電源投入時本体にリセットをかけたままの
状態とする第1のスイッチと、IPL初期値の確認/変
更を指示する第2のスイッチと、IPL初期値を入力す
る第3のスイッチと、IPL初期値の確認/変更の終了
を指示する第4のスイッチとを具備している。
(作用) 以上のような構成を有する本発明によれば、電源投入時
にIPL初期値に必要な情報の確認/変更を行なう時は
、先ず電源投入前に第1のスイッチを押下して制御部を
介して本体をリセット状態にする。そして、第2のスイ
ッチの押下によりスイッチ部からのIPL初期値の確認
/変更が可能となる。その後、オペレータは第3のスイ
ッチによりRAMに格納されているIPL初期値を変更
したり、または表示部により確認する。確認/変更終了
後、第4のスイッチの押下により制御部を介して本体の
リセット状態は解除される。そして、本体は、この時の
RAMの内容に基づいてシステム動作を開始する。次に
、本体のシステム動作中にIPL初期値に必要な情報の
確認/変更を行なう時は、第2のスイッチを押下して本
体のシステム動作を一時中断させる。そして、オペレー
タは上述同様RAMに格納されているIPL初期値を変
更または表示部により確認する。その後は本体の動作シ
ステムを継続する。
したがって、本発明は前記問題点を解決でき、システム
立上げ前に立上げ情報であるIPL初期値の変更、確認
ができることにより、設定した値を保持するための高価
なデジタルスイッチが不要となって装置全体を安価に構
成できるIPL初期値設定方式を提供できる。
(実施例) 以下、本発明の一実施例を図面に基づいて説明する。
第1図は本発明の端末制御装置を示すブロック図である
。同図において、1は制御部、2は表示部、3はRAM
、4はスイッチ部、5は操作部、6は本体、7は端末制
御装置である。制御部1はスイッチ部4で押下された後
述する各種スイッチからの指示信号に従って表示部2及
びRAM3並びに本体6に対して制御を行なう。表示部
2は制御部1からの制御によりRAM3の内容を表示す
る。RAM3は本体6の立上げに必要なIPL初期値を
格納する。スイッチ部4には端末制御装置7の電源を投
入するための電源スィッチ、プログラムのロード/クリ
アを指示するクリアロードスイッチ、IPL初期値を更
新するためにコマンドモードにすることを指示するコマ
ンドスイッチ、操作部5以外にリセットをかけたままの
状態とするか否かを指示するパワーオンストップ有効/
無効設定スイッチ、ガイダンスの選択及び設定データの
入力に用いるキースイッチ、キースイッチを介して入力
した設定値を入力するためのセットスイッチ等を有して
いる。
次に、本実施例の回路構成を詳細に示す第2図に基づい
て説明する。
第2図は本実施例の回路構成を示すブロック図である。
同図において、10は操作部、11は図示していない端
末制御装置のCPUの中で主導権をもって装置の立上げ
を管理するマスタCPU、L2はそれ以外のCPUであ
る。本実施例ではCPUの数が3つとしであるが、これ
に限定されない。13は各CP Ull、12間及び操
作部10との間を接続しデータのやりとりを行なうコモ
ンバス、14はマスタCPU11と操作部10との間で
データのやりとりを行なうローカルバス、15は操作部
10の内部のデータをコモンバス13ヘインタフエース
するコモンバスインタフェース、16は操作部10の内
部の後述するマイクロプロセッサ17によって定期的に
読出したデータをセットするカレンダタイマレジスタ、
17は操作部10の内部のファームウェアを実行するマ
イクロプロセッサ、18は時刻を計時するカレンダタイ
マ、 19は操作部10のファームウェアのプログラム
を格納するROM、20は漢字キャラクタのフォントデ
ータ(字体データ)を格納する漢字ROM、21はカレ
ンダタイマ18及び後述するRAM23のデータを図示
していない電源のオフ時も保持するための電池、22は
本体電源がオフしたことを検出してカレンダタイマ18
及びRAM23の電源を電池21に切替えるバックアッ
プ回路、23は図示していない操作盤からの設定データ
を電源オフ中も保持するRAM、24は操作盤のパネル
上の図示していない液晶表示器(以下、LCDと略す)
の制御を行なうLCD制御部(以下、LCDCと略す)
、25はLCD及び16進スイツチ等のスイッチからな
るパネル部、26はプログラムローディングを行なう媒
体System Re5ident Volume(以
下、SRVと略す)情報が設定されるSRVレジスタ、
27はシステムモードの値がセットされるシステムモー
ドレジスタ、28はプログラムモードの値がセットされ
るプログラムモードレジスタ、29は電源制御タイマ有
効/無効の設定読み出し、及びマスタCPUIIから操
作部10への各種制御(LCDへの表示等)を行なう制
御命令レジスタ、30は操作部10とマスタCPUII
との間のローカルバス14を介してデータのやりとりを
行なうローカルバスインタフェース、31は操作部10
の内部の内部バス、32はコモンバス13上のリセット
を制御するリセット制御部である。
次に、第2図のような端末制御装置の操作部に対して指
示信号を出力する操作盤の外観を第3@に示す。
第3図は本実施例における操作盤の外観を示す図である
。同図において、30は操作盤、31は電源スィッチ、
32は電源ランプ、33は内蔵の第2図のカレンダタイ
マ18によって設定された時刻になると本体の電源をオ
ン/オフする電源制御タイマの設定が有効となっている
時点灯する電源タイマスタンバイランプ、34は電源投
入時あるいは後述するロードスィッチ42押下時第2図
の操作部10及び操作盤30を除くシステム全体にリセ
ットをかけたままの状態(以下、パワーオンストップ状
態と称す)とし操作盤30からの設定を行なった後立上
げをする為のパワーオンストップ有効/無効設定スイッ
チ、35は図示していないディスクの周囲温度が規定温
度以下となったことを表示するDK温度ランプ、36は
システム内における第2図のRAM23やカレンダタイ
マ18を本体電源がオフしている間も値を保持するため
の電池21が規定電圧以下となったことを表示するバッ
テリ消耗ランプ、37はシステムが動作中であることを
表示する動作中ランプ、38はシステムがダウンしたこ
とを示すアラームランプ、39はプログラムをロード中
を示すロードランプ、40はメモリ上にロードされてい
るプログラムを再起動させる状態に入ったことを示すリ
スタートランプ、41は障害時にメモリやレジスタの内
容をディスク等のファイルにセーブする(フリーズする
)状態に入ったことを示すフリーズランプ、42はロー
ドを指示するロードスイッチ。
43はリスタートを指示するりスタートスイッチ、44
はフリーズを指示するフリーズスイッチ、45は第2図
のマイクロプロセッサ17によりシステムの立上げ情報
を設定するコマンドモードに入ったことを表示するコマ
ンドランプ、46はコマンド状態にすることを指示する
コマンドスイッチ、47は後述する汎用ディスプレイ5
0に表示されるガイダンスに従って入力した設定値を入
力するためのセットスイッチ、48は入力した値を訂正
したい場合にカーソルを移動させるカーソルキースイッ
チ、49はO−Fまでの16″a(ヘキサ)キースイッ
チで、汎用ディスプレイに表示されるガイダンスの選択
及び設定データの入力に用いられる。また、16進キー
スイツチ49におけるOから6までのキーはカレンダタ
イマの曜日設定時にO〜6を日曜日から土曜日に対応さ
せている。50は各種メツセージを表示する汎用ディス
プレイである。
また、第2図の制御命令レジスタ29の詳細な構成を第
4図に示す。第4図(a)はステータスレジスタであり
、ビットOのBSYビットは第2図のマスタCPU11
からのコマンドが受付可能かどうかを示しビットOが論
理Oならばコマンド受付可、ビット0が論理1ならば操
作部10の内部のマイクロプロセッサ17は動作中であ
り、コマンド受付が出来ないことを示す、第4図(b)
はコマンドレジスタでありビット0〜7の組合わせによ
り各種コマンドを定義する。同図により示されている例
は電源制御タイマ有効/無効の読み出し命令の場合を示
す。第4図(C)はデータレジスタであり、第3図の操
作盤30からデータを読み出すリード系の命令の場合は
このレジスタに読み出しデータがセットされる。この場
合、電源制御タイマ有効/無効読み出し命令におけるデ
ータの例であリビッ1−〇が論理Oの時、無効、論理1
の時有効を示す。
次に1本実施例の動作を第1図、第2図及び第3図に基
づいて説明する。
先ず1図示していない端末制御装置に電源が投入される
と、図示していないパワーオンリセットがマイクロプロ
セッサ17に入力され、また同時にリセット制御部32
にも入力され操作部10を除くシステム全体にリセット
をかける。マイクロプロセッサ17はプログラムが格納
されているROM19の特定番地より命令を読み出し実
行する。操作部10内部の初期診断終了後−LCDC2
4)こ対して初期診断終了メツセージを書き込む0次に
、パワーオンストップ有効/無効設定スイッチ34が無
効の場合、RAM23において電池21及びバックアッ
プ回路22によってバックアップされていた値をSRV
レジスタ26、システムモードレジスタ27、プログラ
ムモードレジスタ28へそれぞれ書き込んだ後、マイク
ロプロセッサ17は命令によりリセット制御部32に対
してリセットの解除を行ないシステム全体のリセットを
オフにする。パワーオンストップ有効/無効設定スイッ
チ34が有効の場合、コマンドキー押下により汎用ディ
スプレイ50に表示されるメニュー画面に従って値を設
定する。設定した後、マイクロプロセッサ17はRAM
23の内容及び制御命令レジスタ29を除く各レジスタ
の内容を変更する。例えば、カレンダタイマの時刻デー
タの変更は、カレンダタイマ18に対して行なう。なお
、本実施例において説明したプログラムモード、システ
ムモード、時刻データ、ロード媒体及び電源制御タイマ
の有効/無効の設定は、本実施例のIPL初期値設定方
式における一般定データ例であり、これに限定されるも
のではなく他のものでもかまわない。
次に、第5図は、本実施例における操作盤の各種データ
の設定フローである。ステップ101は第3図における
パワーオンストップ有効/無効設定スイッチ34を有効
にして電源オンとした場合の表示画面である。ステップ
102はパワーオンストップ有効/無効設定スイッチ3
4を無効にして電源オンした画面である。ステップ10
3は初めの機能選択メニュー画面、ステップ104はプ
ログラムモード設定画面、ステップ105は時刻データ
設定画面、ステップ106は電源タイマの有効/無効設
定画面、ステップ107はサブ機能選択メニュー、ステ
ップ108はシステムモード設定画面、ステップ109
はロード媒体設定画面である。ステップ110は各種設
定を終了し、指定されたロード媒体よりプログラムのロ
ーディングを開始することを示す。
次に、第2図、第3図及び第5図を用いて本実施例によ
る端末制御装置の立上げ情報設定の動作を説明する。
先ず、立上げ前に設定情報を確認したり、設定内容を変
更したい場合、第3図の電源スィッチ31を投入する前
に、パワーオンストップ有効/無効設定スイッチ34を
有効とする。その後、電源スィッチ31を押下して電源
を投入する。電源が投入されると、電源ランプ32が点
灯する。そして、操作部10内部のマイクロプロセッサ
17が動作して内部のハード資源の初期診断を行ないO
Kの場合、第5図のステップ101の正常終了画面を表
示する。
次に、コマンドスイッチ46を押下するとコマンドラン
プ45が点灯してステップ103の機能選択メニュー画
面へ移る。ここで、16進キースイツチ49により1〜
5のメニューを選択する。画面の中のアンダーパーは、
カーソルを示し1〜5の番号を入力待ちを示す。1〜5
の中のいずれかのキー押下後、セットスイッチ47を押
下すると対応する画面へ移る。1を指定した場合、ステ
ップ104のシステムモード設定画面となる。16進6
桁の現在設定されている値とカーソルを表示して入力待
ちとなる。変更する場合は1画面上で16進キースイツ
チ49により設定した後、セットスイッチ47を押下す
る。このように、セットスイッチ47を押下することで
、RAM23の内容及び各レジスタの内容が変更する。
その後はステップ103の機能選択メニュー画面に戻る
。ステップ103にて2を指定した時はステップ105
の時刻データ入力画面となり、ステップ105の画面に
表示した時刻とカーソルを画面に表示し入力待ちとなる
。変更する部分を16進キースイツチ49により変更の
後、セットスイッチ47の押下で操作部10のカレンダ
タイマ18に設定され、再びステップ103に戻る。ス
テップ103で3指定時は、ステップ106の電源制御
タイマ有効/無効設定モードとなる。ここでは、現在ど
ちらが設定されているかの番号とカーソルを画面に表示
して入力待ちとなる。変更が必要なら1あるいは2のキ
ー押下後、セットスイッチ47の押下により設定する。
また、ステップ103で4指定時は、ステップlO7の
拡張用のサブ機能選択メニューに移る。
ここで、1を指定した場合はステップ108のシステム
モード設定画面へ移り、16進2桁の現在設定されてい
る値とカーソルキーを表示し、変更の場合1f4キース
イツチ49により設定した後セットスイッチ47の押下
により内部に読み込まれる。ステップ107にて2を指
定した場合は、ステップ109のロード媒体の設定画面
に移り、現状のロード媒体を示す番号とカーソルキーを
表示する。変更の場合は、16進キースイツチ49によ
り新たに入力してセットスイッチ47の押下により設定
を完了する。
各設定後、ステップ103の機能選択メニュー画面へ戻
った後、設定終了で5を選択すると初めのステップ10
1の正常終了画面を表示しコマンドランプ45は消灯す
る。その後、ロードスイッチ42を押下するとステップ
110へと移り操作盤30での設定を終了し、パワーオ
ンストップ状態を解除する。
パワーオンストップ解除により、各CPUは動作を開始
する。
次に、電源投入後システムが立上って動作中の場合にお
ける立上げ情報設定方法を説明する。
先ず、第3図におけるコマンドスイッチ46を動作中に
押下することにより、コマンドランプ45が点灯し、汎
用ディスプレイ50に第5図のステップ103のメニュ
ー画面が表示される。この時、操作盤30は、システム
全体にリセットは出さず操作部lO内部のマイクロプロ
セッサ17により独立に動作している。その後の設定方
法は、電源投入時の設定と同様に汎用ディスプレイ5o
のガイダンスに従って設定を行なう、各設定後、ステッ
プ103の機能選択メニュー画面に戻った後、設定終了
で5を選択すると、コマンドランプ45は消灯して設定
完了となる。
また、本実施例の操作盤において無人で動作を開始させ
る場合、遠隔電源制御装置(RPC)あるいは内蔵の電
源制御タイマなどにより本端末制御装置に電源を投入す
る。この時は、第3図におけるパワーオンストップ有効
/無効設定スイッチ34は無効側にセットしておく。す
ると、操作部1oでは電源投入後、パワーオンストップ
とはならず電池21によりバックアップしているRAM
23に記憶されている予め設定されたIPL初期設定値
によりシステムの立上げが行なわれる。
(発明の効果) 以上説明したように、本発明によれば、システム立上げ
前に立上げ情報の内容の変更、確認ができるとともに、
無人の場合の立上げ時でも電池によりバックアップされ
ている以前に設定された値によって立上げができること
により、高価なデジタルスイッチを用いる必要がなくな
り装置全体を安価に構成できるIPL初期値設定方式を
提供できる。
【図面の簡単な説明】
第1図は本発明の一実施例を示すブロック図。 第2図は本実施例の詳細な回路構成を示すブロック図、
第3図は本実施例における操作盤の外観を示す図、第4
図は本実施例の制御命令レジスタの構成を示す図、第5
図は本実施例の各種データの設定フローを示す図、第6
図は従来の端末制御装置の操作盤の外観を示す図である
。 1・・・制御部、    2・・・表示部、3・・・R
AM、      4・・・スイッチ部、5・・・操作
部、    6・・・本体。 7・・・端末制御装に。

Claims (1)

  1. 【特許請求の範囲】 IPL初期値を格納するRAMと、該RAMに格納され
    たIPL初期値を表示する表示部と、スイッチ部と、制
    御部とを有する操作部と、 該操作部からの制御信号に従って内蔵するプログラムに
    基づいてシステム動作を行なう本体とからなる端末制御
    装置の立上げに必要なIPL初期値を前記操作部により
    設定するIPL初期値設定方式において、 前記スイッチ部は、 電源投入時前記本体にリセットをかけたままの状態とす
    る第1のスイッチと、IPL初期値の確認/変更を指示
    する第2のスイッチと、IPL初期値を入力する第3の
    スイッチと、IPL初期値の確認/変更の終了を指示す
    る第4のスイッチとを具備し、 電源投入時に前記情報の確認/変更を行なう時は、電源
    投入前に第1のスイッチを押下して前記制御部を介して
    前記本体をリセット状態にし、第2のスイッチの押下後
    に第3のスイッチにより前記RAMに格納されているI
    PL初期値の変更または前記表示部により確認を行ない
    、確認/変更終了後第4のスイッチの押下により前記制
    御部を介して前記本体のリセット状態を解除して前記R
    AMの内容に基づいて前記本体のシステム動作を開始さ
    せ、 前記本体のシステム動作中に前記情報の確認/変更を行
    なう時は、第2のスイッチの押下して前記本体のシステ
    ム動作を一時中断させ、第3のスイッチにより前記RA
    Mに格納されている前記IPL初期値の変更または前記
    表示部により確認後、前記本体のシステム動作を継続さ
    せることを特徴とするIPL初期値設定方式。
JP8814586A 1986-04-18 1986-04-18 Ipl初期値設定方式 Pending JPS62245354A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8814586A JPS62245354A (ja) 1986-04-18 1986-04-18 Ipl初期値設定方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8814586A JPS62245354A (ja) 1986-04-18 1986-04-18 Ipl初期値設定方式

Publications (1)

Publication Number Publication Date
JPS62245354A true JPS62245354A (ja) 1987-10-26

Family

ID=13934765

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8814586A Pending JPS62245354A (ja) 1986-04-18 1986-04-18 Ipl初期値設定方式

Country Status (1)

Country Link
JP (1) JPS62245354A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01251118A (ja) * 1988-03-31 1989-10-06 Toshiba Corp コンピューターシステム

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6172321A (ja) * 1984-09-14 1986-04-14 Nec Corp コンピユ−タシステムの立上げ方式

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6172321A (ja) * 1984-09-14 1986-04-14 Nec Corp コンピユ−タシステムの立上げ方式

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01251118A (ja) * 1988-03-31 1989-10-06 Toshiba Corp コンピューターシステム

Similar Documents

Publication Publication Date Title
US5754798A (en) Computer system with function for controlling system configuration and power supply status data
US5392438A (en) Computer system with control unit for controlling power supply to storage unit
JP2998737B2 (ja) 周辺機器用電源制御装置
US6832311B2 (en) Information processing system and resume processing method used in the system
JP3106401B2 (ja) 情報処理システム
EP0483865A2 (en) Personal computer capable of changing boot priority
US20080184052A1 (en) Information processing apparatus with resume function and information processing system
JPH0458047B2 (ja)
KR950001418B1 (ko) 세트업 기능 및 폽업 기능을 구비한 휴대용 컴퓨터의 폽업 제어 시스템
CN114661368B (zh) 一种芯片及其启动方法
JPH11353048A (ja) 電子機器の節電モード移行制御方法、電子機器及び節電モード移行制御手順を記録した記録媒体
JPS62245354A (ja) Ipl初期値設定方式
JP3416961B2 (ja) 利用環境の変更を容易にした情報処理装置
JP2997584B2 (ja) 電源制御装置
JPH06230845A (ja) レジューム方式
JPH10240367A (ja) コンピュータシステムおよびそのサスペンド制御方法
JP4415415B2 (ja) コンピュータシステム
JPH01197862A (ja) Ipl初期値設定方式
JP2814625B2 (ja) 液晶表示パネルのバックライト制御装置
JPH0527860A (ja) ポータブルコンピユータ
JPS6336529B2 (ja)
JPH07122839B2 (ja) データ処理装置
JPH0744438A (ja) ハイバーネーション・ファイル作成装置及び方法
JPH07334343A (ja) ポータブルコンピュータ
JPH07287704A (ja) 文書作成装置