JPS62242347A - ピングリツドアレイ - Google Patents

ピングリツドアレイ

Info

Publication number
JPS62242347A
JPS62242347A JP61085420A JP8542086A JPS62242347A JP S62242347 A JPS62242347 A JP S62242347A JP 61085420 A JP61085420 A JP 61085420A JP 8542086 A JP8542086 A JP 8542086A JP S62242347 A JPS62242347 A JP S62242347A
Authority
JP
Japan
Prior art keywords
substrate
lead frame
pins
board
pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61085420A
Other languages
English (en)
Inventor
Atsumi Hirata
平田　篤臣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP61085420A priority Critical patent/JPS62242347A/ja
Publication of JPS62242347A publication Critical patent/JPS62242347A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/32175—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/32188—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［技術分野］ 本発明は、ＩＣパッケージなどにおけるピングリッドア
レイに関するものである。
Ｅ背景技術１ １Ｃなど半導体のパッケージにおいて素子の■１０数増
加やリード長の短縮化に応じたものとして、チップを実
装する基板にピンを設けたピングリッドアレイ（ＰＧＡ
と略称される）が実用化されている。このピングリッド
アレイは基板の裏面の全面を利用して多数のピンを突設
するようにしたもので、ピン′を機器の実装基板（マザ
ーボード）に設けたソケットやスルーホールに差し込む
ことによって、マザーボードへの取り付けをおこなうこ
とができる。その基板の材料としては従来上りセラミッ
クが主としで用いられているが、近年低価格化に対応し
て樹脂積層板から得られるプリント配線板をこの基板と
して用いる試みがなされている。
すなわち、第３図に示すように基板１を例えば厚み１．
０＋ｕａ程度のガラス基材エポキシ樹脂積層板や〃フス
基材ポリイミド樹脂積層板などで形成し、基板１の表面
に回路７を設けると共に基板１にピン孔８を穿孔加工し
、直径０　、５　ｍｍ程度のピン３の頭部をピン孔８内
に圧入等することによって多数のピン３を基板１がら突
出させた状態で固着して、ピングリッドアレイＡを作成
するようにするものである。第３図において１８はマザ
ーボードへの取り付けの際のピン３の挿入深さを位置決
めする鍔である。
しかしながらこのものにあっては、ピン３の取り付けの
ためにピン孔８を基板１に加工したり、ピン孔８にピン
３を圧入したりという工程を必要とすることになり、工
数が増加すると共に基板１の割れ等の関係から基板１へ
のピン３の圧入強さに限界があってピン３の引き抜き強
度を十分に得ることができないという問題を有するもの
である。
また、半導体チップ２を実装するために基板１の表面に
キャビティ用の四部１０を設けることがあるが、樹脂積
層板を基板１とするプリント配線板で作成していると外
にはこの四部１０の形成にあたってミーリングなどの座
ぐり加工をおこなう必要があり、加工に手間を要すると
共に凹部１０の底面には基板１の基材となるガラス繊維
の凹凸が現れてメッキなどによる表面の処理が困難にな
るという問題もあった。そしてこのものにあってさらに
問題となるのは、樹脂積層板で形成される基板１を作成
するにあたって、プリプレグの調製、プリプレグと銅箔
なと金属箔との積層成形、金属箔のエツチング等による
回路形成など極めて多数の工程を必要とすることである
。
［発明の目的１ 本発明は、上記の点に鑑みて為されたものであり、基板
へのピンの固定が容易であって引軽抜き強度を高くする
ことが可能になると共に、半導体チップを実装するキャ
ビティ用の凹所の形成も容易であり、また回路形成を含
む工程を極めて簡略化することができ、加えて正確な配
置で回路を形成することができるピングリッドアレイを
提供することを目的とするものである。
［発明の開示１ しかして本発明に係るピングリッドアレイは、合成樹脂
の成形品で半導体チップ２を実装するための基板１を形
成すると共に端部を基板１内にインサート成形して固着
した複数本のピン３，３・・・を基板１から突出させ、
基板１の表面に凹設した取付溝５に金属製のリードフレ
ーム４をはめ込んで固着し、リードフレーム４にピン３
の端部を接続すると共にこのリードフレーム４で形成さ
れる導電回路によって基板１に実装される半導体チップ
２とピン３とを接続して成ることを特徴とするものであ
り、合成樹脂成形品の基板１へのインサート成形でピン
３の固定を容易に且つ強固におこなえるようにし、しか
も半導体チップ２の実装用の凹部１０を設ける場合には
基板１の成形時に同時に形成できるようにし、加えて基
板１を積層成形のような手間を要することなく樹脂成形
品で形成で終ると共に回路形成を基板１へのり一ド７レ
ーム４の固着でおこなえるようにしたものであって、以
下本発明を実施例により詳述する。
第１図（勿論実物大を示すものではない）は本発明の一
実施例を示すもので、基板１は合成樹脂成形材料を射出
成形やトランスファー成形などで成形することによって
成形品として作成される。そしてこのように基板１を成
形する際にピン３の頭部１１を基板１内に埋入させるよ
うにインサート成形することによって基板１に接続端子
用のピン３を取り付けるようにしである。基板１を構成
する合成樹脂としては、フェノール、エポキシ、シリコ
ン、ポリイミドなどの熱硬化性樹脂や、ポリ７ヱニレン
サル７アイト、ポリサル７オン、ポリエーテルスルホン 熱可塑性樹脂を用いることができる。実績的に信頼性の
ある面でエポキシ樹脂を、また可撓性や機械的強度、耐
熱性の点から後者の熱可塑性樹脂を用いるのが好ましい
。
ピン３はその頭部１１の外周に凹凸を設けてアンカー効
果によって基板１からの引き抜き強度が高く得られるよ
うにするのが望ましく、このようにすることによってピ
ン３のグラツキも防止で終る。またピン３は多数本が基
板１の裏面から垂直に突出するように取り付けられるも
のであり、各ピン３には基板１への取り付けの位置決め
と強度のために鍔１２が設けである。そしてこれらのピ
ン３と平行に基板１の裏面には複数箇所において位置決
め突部１３が一体に突設しである。この各位置決め突部
１３は基板１を成形する際に同時に形成されるもので、
基板１の裏面からの突出寸法は等しく設定しである。こ
のように位置決め突部１３を設けるにあたって、各位置
決め突部１３をつなぐリブを基板１の裏面に一体に設け
るようにしておけば、このリブによって基板１の補強を
おこなわせることができ、基板１を薄く形成することも
可能になる。
また半導体チップ２を実装するためのキャビティとして
四部１０が基板１の表面に必要に応じて設けられるが、
この凹部１０は基板１を樹脂の射出成形やトランスファ
ー成形などで成形する際に、成形金型内に突部を設けて
おくことで形成することができる。従って後から座ぐり
加工などして四部１０を設けるようにする工程は全く不
要となり、また四部１０の底面に凹凸が生じたりするよ
うなおそれもない。さらに放熱性が要求されるパッケー
ジの場合、基板１に良熱伝導体１４を取り付けて良熱伝
導体１４から放熱をおこなわせるようにすることができ
る。この場合、基板１を成形する際に成形金型内に良熱
伝導体１４をセットしておいて、基板１の中央部内に良
熱伝導体１４をインサート成形で一体化させるようにし
、基板１に良熱伝導体１４を固着させることがでかる。
このとき＃１図に示すように良熱伝導体１４の背面には
７ランノ片１５が設けてあって、この７ランノ片１５は
基板１の背面において露出するようにしである。良熱伝
導体１４としては銅及びその合金などの金属材やセラミ
ック材など、基板１を構成する合成樹脂材よりも熱伝導
性に優れたものを用いることができる。
そして基板１には基板１に実装する半導体チップ２とピ
ン３とを結ぶ回路を形成する必要がある。
ここで、回路を形成するにあたって基板１の表面をサン
ディングや化学的手法などで粗面化し、この表面に銅メ
ッキしたのちにエツチングして回路を作成することが考
えられるが、このように回路作成をおこなうことは既に
ピン３が設けられでいるピングリッドアレイＡにおいて
は極めて面倒な作業工程を必要とすることになる。そこ
で本発明においでは、基板１に設けるべべ回路パターン
の外形に厚み０．ＩＩｅＩｌ程度の銅など金属材で作成
されたリードフレーム４を基板１の表面に固着し、回路
形成方法として実績のあるリードフレーム４で導電回路
を形成するものである。基板１へのり一ド７レーム４の
固着は第２図に示すように、基板１の表面にリードフレ
ーム４とほぼ同形状の取付溝５を設けておいてこの取付
溝５内にリードフレーム４を加熱圧入するようにして乾
式接合でおこなうことがで終る。このようにリードフレ
ーム４は取付溝５にはめ込まれて取付溝５によって位置
決めされた状態で基板１に固着されるものであって、正
確な位置でリードフレーム４の取り付けをおこなうこと
ができる。そして取付溝５は基板１を成形する際の金型
形状に応じて形成されるものであり、従って取付溝５は
基板１へのピン３の取り付は位置に整合させて形成する
ことができ、取付溝５に位置決めされて取り付けられる
リードフレーム４とピン３とを信頼性高く確実に接続で
きるものである。この場合、基板１の表面の取付溝＝８
− ５にリードフレーム４をはめ込んでこの上から熱可塑性
樹脂のフィルムをオーバーレイさせて加熱密着させるよ
うにしてもよい。また成形品の基板１とリードフレーム
４との接着を十分におこなうために、リードフレーム４
にプライマー処理や接着剤処理をおこなっておくのが好
ましい。
このようにして導電回路を構成するリードフレーム４を
基板１に固着し、さらにこのリードフレーム４にピン３
の基板１に埋入された端部を接続する。この接続はピン
３の位置においでリードフレーム４に孔１９を設けてお
いで、７Ｌ１９にピン３の端部をはめ込むようにしてお
こなうことができる。この場合、孔１９に半田などの低
融点金属を施しで加熱溶融させることによって、ピン３
とリードフレーム４との接合が十分に確保されるように
するのがよい、またこれらの他に、リードフレーム４に
半田などでバンブ加工（肉盛り加工）を施しでおいて、
加熱溶融させてリードフレーム４とピン３とを十分な強
度で接合させるようにすることもできる。このようにリ
ードフレーム４を基板１の表面に固着することによって
導電回路の形成がおこなえるものであり、基板１の成形
と基板１へのリードフレーム４の固着とを平行しておこ
なうことができて生産日数の短縮化ができ、また乾式で
導電回路を形成できるものであって無公害で生産が可能
になるものである。
しかして四部１０内への搭載などで基板１の表面にＩＣ
チップなどの半導体チップ２を実装し、半導体チップ２
と導電回路を構成するリードフレーム４との間にワイヤ
ーボンディング１６を施して、導電回路としてのリード
フレーム４によって半導体チップ２とピン３とを電気的
に接続させる。
そしてこのように形成されるピングリッドアレイＡにあ
って、機器の実装基板（マザーボード）への取り付けは
マザーボード１７に設けたソケットやスルーホールに各
ピン３を差し込むことによっておこなうことができる。
このとき、基板１から突出させた位置決め突部１３の先
端がマザーボード１７の表面に当接し、この当接によっ
て所定の間隙で基板１とマザーボード１７との間に空間
を形成させることができる。またこのように位置決め突
部１３がマザーボード１７に当接することによってマザ
ーボード１７と基板１との開に加わる荷重が位置決め突
部１３によって支持されることになり、ピン３の変形を
防止することもできる。
［発明の効果１ 上述のように本発明にあっては、合成樹脂の成形品で電
子部品チップを実装するための基板を形成すると共に端
部を基板内にインサート成形して固着した複数本のピン
を基板から突出させであるので、合成樹脂によって基板
を成形する際に基板にピンをインサート成形して基板へ
のピンの固定がおこなえ、ピン孔の穿孔やピンの圧入な
どの工数を必要とすることなくピンの取り付けを容易に
おこなうことができると共にピンを圧入する場合のよう
な引き液外強度が不安定になることなく基板へのピンの
取り付けを強固におこなえるものであり、しかも基板に
チップ実装用の四部を設けるにあたってはこの四部は基
板の成形時に同時に形成できるものであって、凹部を形
成するための座ぐりなどの加工も不要になるものである
。また基板に固着した金属製のり−ド７レームにピンの
端部を接続してこのり−ド７レームで形成される導電回
路によって基板に実装される半導体チップとピンとを接
続するようにしたので、合成樹脂の成形品で形成される
基板にリードフレームを固着することで導電回路の形成
をおこなうことができ、エツチングなど手間のかがる工
程を必要とすることなく生産性良く安価に製造をおこな
うことができるものである。加えて基板の表面に凹設し
た取付溝内にはめ込んで金属製のり−ド７レームを固着
するようにしたので、リードフレームは取付溝にはめ込
まれて位置決めされた状態で基板に固着されるものであ
って、ピンの位置に対して正確な位置でリードフレーム
の取り付けをおこなうことができ、リードフレームとピ
ンとの接続の信頼性を高めることができるものである。
【図面の簡単な説明】
第１図は本発明の一実施例の断面図、第２図は同上の一
部切欠拡大斜視図、第３図は従来例の断面図である。 １は基板、２は半導体チップ、３はピン、４はリードフ
レーム、５は取付溝である。

Claims (1)

    【特許請求の範囲】
  1. （１）合成樹脂の成形品で半導体チップを実装するため
    の基板を形成すると共に端部を基板内にインサート成形
    して固着した複数本のピンを基板から突出させ、基板の
    表面に凹設した取付溝内にはめ込んで金属製のリードフ
    レームを固着し、リードフレームにピンの端部を接続す
    ると共にこのリードフレームで形成される導電回路によ
    って基板に実装される半導体チップとピンとを接続して
    成ることを特徴とするピングリッドアレイ。
JP61085420A 1986-04-14 1986-04-14 ピングリツドアレイ Pending JPS62242347A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61085420A JPS62242347A (ja) 1986-04-14 1986-04-14 ピングリツドアレイ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61085420A JPS62242347A (ja) 1986-04-14 1986-04-14 ピングリツドアレイ

Publications (1)

Publication Number Publication Date
JPS62242347A true JPS62242347A (ja) 1987-10-22

Family

ID=13858323

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61085420A Pending JPS62242347A (ja) 1986-04-14 1986-04-14 ピングリツドアレイ

Country Status (1)

Country Link
JP (1) JPS62242347A (ja)

Similar Documents

Publication Publication Date Title
JPH03165545A (ja) 高性能オーバーモールド型電子デバイス及びその製造方法
JPS62242347A (ja) ピングリツドアレイ
JPS62242349A (ja) ピングリツドアレイ
JPS62242348A (ja) ピングリツドアレイ
JPH09298344A (ja) 接続端子付配線基板
JPS63174344A (ja) ピングリツドアレイ
JPS62242346A (ja) ピングリツドアレイ
JPS6320859A (ja) ピングリツドアレイ
JPS62140437A (ja) ピングリツドアレイ
JPS62242350A (ja) ピングリツドアレイ
JPS6398140A (ja) ピングリツドアレイ
JPS6365652A (ja) ピングリツドアレイ及びその製造方法
JP2538937B2 (ja) 半導体パッケ―ジ
JPS6398139A (ja) ピングリツドアレイの製造方法
JPS63226043A (ja) 半導体装置
JPS62256460A (ja) ピングリツドアレイ及びその製造方法
JPS6215840A (ja) 電子素子用チツプキヤリア
JPS63126256A (ja) ピングリツドアレイ
JPS6398142A (ja) ピングリツドアレイ
JPS6365657A (ja) ピングリツドアレイ
JPH053743B2 (ja)
JPS62256458A (ja) ピングリツドアレイ
JP3099767B2 (ja) 電子部品組立体およびその製造方法
JPH0691165B2 (ja) ピングリツドアレイの製造方法
JPS62189742A (ja) ピングリツドアレイ