JPS62242234A - バツフア制御方式 - Google Patents
バツフア制御方式Info
- Publication number
- JPS62242234A JPS62242234A JP8405086A JP8405086A JPS62242234A JP S62242234 A JPS62242234 A JP S62242234A JP 8405086 A JP8405086 A JP 8405086A JP 8405086 A JP8405086 A JP 8405086A JP S62242234 A JPS62242234 A JP S62242234A
- Authority
- JP
- Japan
- Prior art keywords
- data
- buffer
- external storage
- storage device
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 11
- 238000010586 diagram Methods 0.000 description 6
- 101100328887 Caenorhabditis elegans col-34 gene Proteins 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明はバッファ制御方式に関し、更に詳細には電子計
算機から外部記憶装置へデータを転送する場合における
外部記憶装置への書込み動作を起動する前に予め所定量
のデータをバッファへ一時書込んだ後外部記憶装置へ転
送するときのバッファのバッファ容量の制御方法に関す
る。
算機から外部記憶装置へデータを転送する場合における
外部記憶装置への書込み動作を起動する前に予め所定量
のデータをバッファへ一時書込んだ後外部記憶装置へ転
送するときのバッファのバッファ容量の制御方法に関す
る。
(従来の技術)
現在、電子計算機で処理したデータを外部記憶装置へ転
送して書込む際、電子計算機での処理速度と外部記憶装
置での処理速度とを整合させるために転送する所定量の
データを一時バッファに書込んだ後外部記憶装置への転
送を開始していた。
送して書込む際、電子計算機での処理速度と外部記憶装
置での処理速度とを整合させるために転送する所定量の
データを一時バッファに書込んだ後外部記憶装置への転
送を開始していた。
これにより、電子計算機から外部記憶装置への転送にお
ける転送速度の変動分を吸収でき、多種の外部記憶装置
に応じた転送が電子計算機内での処理速度を制御するこ
となく可能となった。
ける転送速度の変動分を吸収でき、多種の外部記憶装置
に応じた転送が電子計算機内での処理速度を制御するこ
となく可能となった。
第4図は従来のバッファ制御方式を示すブロック図であ
る。同図において、1は図示していない電子計算機等で
処理されたデータを図示していない制御装置を介して書
込むデータバッファ、2はデータバッファ1に書込まれ
るデータのデータ量に対応して歩進するデータバッファ
カウンタ、3はデータバッファ2のカウント値と予め設
定された所定値とを比較し、比較した結果両者が一致し
たときに図示していない外部記憶装置にデータバッファ
1からのデータの書込みを指示する比較器である。
る。同図において、1は図示していない電子計算機等で
処理されたデータを図示していない制御装置を介して書
込むデータバッファ、2はデータバッファ1に書込まれ
るデータのデータ量に対応して歩進するデータバッファ
カウンタ、3はデータバッファ2のカウント値と予め設
定された所定値とを比較し、比較した結果両者が一致し
たときに図示していない外部記憶装置にデータバッファ
1からのデータの書込みを指示する比較器である。
次に、第4図を用いて従来のバッファ制御方式の動作を
説明する。
説明する。
先ず、図示していない電子計算機等で処理されたデータ
は制御装置を介してデータバッファ1に書込まれる。そ
して、データバッファ1に書込まれるデータのデータ量
に対応してデータバッファカウンタ2が歩進する。その
データバッファカウンタ2のカウント値は比較器3で所
定値と比較される。そして、比較した結果両者が一致し
たとき、比較器3は図示していない外部記憶装置ヘデー
タバッファ1からのデータの書込みを指示する。よって
、データバッファ1に書込まれていたデータは外部記憶
装置の記憶媒体へ転送され書き込まれる。
は制御装置を介してデータバッファ1に書込まれる。そ
して、データバッファ1に書込まれるデータのデータ量
に対応してデータバッファカウンタ2が歩進する。その
データバッファカウンタ2のカウント値は比較器3で所
定値と比較される。そして、比較した結果両者が一致し
たとき、比較器3は図示していない外部記憶装置ヘデー
タバッファ1からのデータの書込みを指示する。よって
、データバッファ1に書込まれていたデータは外部記憶
装置の記憶媒体へ転送され書き込まれる。
(発明が解決しようとする問題点)
しかしながら、上記従来の方式では比較器における被比
較対象の所定値は固定値であるので、この安全分のデー
タしか転送できないこととなり、システムの変動に追従
することができないとともに外部記憶装置の利用効率が
低下してしまうという問題点があった。
較対象の所定値は固定値であるので、この安全分のデー
タしか転送できないこととなり、システムの変動に追従
することができないとともに外部記憶装置の利用効率が
低下してしまうという問題点があった。
本発明はこれらの問題点を解決するためのもので、外部
記憶装置の利用効率を向上できるバッファ制御方式を提
供することを目的とする。
記憶装置の利用効率を向上できるバッファ制御方式を提
供することを目的とする。
(問題点を解決するための手段)
本発明は前記問題点を解決するために、電子計算機から
データを外部記憶装置へ転送して書込む際、電子計算機
での処理速度と外部記憶装置での処理速度とを整合させ
るためにデータを外部記憶装置への書込み動作を起動す
る前に一時パッファに書込み、その後にバッファから外
部記憶装置へ転送するシステムにおいて、バッファに書
込まれるデータのデータ量に対応して歩進するカウンタ
と、実際に電子計算機からデータをバッファを介して外
部記憶装置へ転送して書込む前に、バッファのバッファ
容量を外部記憶装置での処理速度に対応した最適値に設
定する制御部と、この制御部により設定された最適値を
格納するメモリと、このメモリに格納された最適値とカ
ウント値とを比較し、比較した結果両者が一致したとき
に外部記憶装置に前記バッファからのデータの書込みを
指示する比較器とを具備している。
データを外部記憶装置へ転送して書込む際、電子計算機
での処理速度と外部記憶装置での処理速度とを整合させ
るためにデータを外部記憶装置への書込み動作を起動す
る前に一時パッファに書込み、その後にバッファから外
部記憶装置へ転送するシステムにおいて、バッファに書
込まれるデータのデータ量に対応して歩進するカウンタ
と、実際に電子計算機からデータをバッファを介して外
部記憶装置へ転送して書込む前に、バッファのバッファ
容量を外部記憶装置での処理速度に対応した最適値に設
定する制御部と、この制御部により設定された最適値を
格納するメモリと、このメモリに格納された最適値とカ
ウント値とを比較し、比較した結果両者が一致したとき
に外部記憶装置に前記バッファからのデータの書込みを
指示する比較器とを具備している。
(作用)
以上のような構成を有する本発明によれば、実際に電子
計算機からデータを外部記憶装置へ転送して書込む前に
、制御部によりメモリに格納される最適値が外部記憶装
置での処理速度に対応するように設定される。すなわち
、予め最適値を設定するためのデータをバッファに書込
み、かつバッファに書込まれたデータのデータ量をカウ
ンタによってカウントして試しにメモリにある値を格納
してその値に基づいて外部記憶装置に転送して一連の書
込み動作を行なう。そして、バッファにおいてアンダラ
ンエラーが発生するか否かを調べ、発生すればメモリに
格納した値を可変してアンダランエラーの発生しない最
適値を設定する。その後、この最適値を用いて一連の書
込み動作が行なわれる。
計算機からデータを外部記憶装置へ転送して書込む前に
、制御部によりメモリに格納される最適値が外部記憶装
置での処理速度に対応するように設定される。すなわち
、予め最適値を設定するためのデータをバッファに書込
み、かつバッファに書込まれたデータのデータ量をカウ
ンタによってカウントして試しにメモリにある値を格納
してその値に基づいて外部記憶装置に転送して一連の書
込み動作を行なう。そして、バッファにおいてアンダラ
ンエラーが発生するか否かを調べ、発生すればメモリに
格納した値を可変してアンダランエラーの発生しない最
適値を設定する。その後、この最適値を用いて一連の書
込み動作が行なわれる。
したがって、本発明は前記問題点を解決することができ
、外部記憶装置の利用効率を向上できるバッファ制御方
式を提供できる。
、外部記憶装置の利用効率を向上できるバッファ制御方
式を提供できる。
(実施例)
以下、本発明の一実施例を図面に基づいて説明する。
第1図は、本発明の一実施例を示すブロック図である。
同図において、第4図と同じ参照番号は同じ構成要素を
示す。異なる構成要素として、4は図示していない制御
装置より予め設定されて1、図示しない外部記憶装置に
対応したデータ量の最適値を格納する不揮発性RAMで
あり、この最適値は比較器3における被比較対象の値と
して供給される。
示す。異なる構成要素として、4は図示していない制御
装置より予め設定されて1、図示しない外部記憶装置に
対応したデータ量の最適値を格納する不揮発性RAMで
あり、この最適値は比較器3における被比較対象の値と
して供給される。
次に、第1図を用いて本実施例の動作を説明するが、本
実施例の動作において、データバッファ1を用いて外部
記憶装置へのデータの転送に至るまでの動作は第4図に
示した従来のバッファ制御方式の動作とほぼ同じである
のでここでは省略する。よって、ここでは図示していな
い制御装置により設定され、不揮発性RAM4に格納さ
れる最適値の算出方法について説明する。第2図はこの
最適値の算出方法を示すフローチャートである。
実施例の動作において、データバッファ1を用いて外部
記憶装置へのデータの転送に至るまでの動作は第4図に
示した従来のバッファ制御方式の動作とほぼ同じである
のでここでは省略する。よって、ここでは図示していな
い制御装置により設定され、不揮発性RAM4に格納さ
れる最適値の算出方法について説明する。第2図はこの
最適値の算出方法を示すフローチャートである。
最初に、実際にデータを転送して書込む動作を起動する
前第1図のデータバッファ1のバッファ容量と同じ値M
が不揮発性RAM4に格納される(ステップ11)。そ
の後、最適値を設定するためのデータがデータバッファ
1に書込まれ、上述した一連の動作つまり第1図で図示
していない外部記憶装置への転送の動作が所定回数、例
えば確実性を考慮して10回行なわれて、この間アンダ
ランエラー(これは第1図で図示していない外部記憶装
置の記憶媒体へのデータ書込み速度が図示していない制
御装置からのデータバッファ1へのデータ転送速度より
速いためにデータバッファ1が空になり記憶媒体へのデ
ータ書込みを継続できなくなったことをいう)が全く発
生していなかったならば(ステップ12)、値Mを10
%減少させて0.9Mとする(ステップ13)。また、
それに伴ってデータバッファ1のバッファ容量も0.9
Mとしてこれを今後のMとする(ステップ14)。そし
て、再びステップ12において一連の動作を1o回行な
うことになる。次に、ステップ12でアンダランエラー
が少なくとも1回でも発生していたならば、値Mを10
%増加させて1.1Mとする(ステップ15)。また、
それに伴ってデータバッファ1のバッファ容量も1.1
Mとしてこれ、を今後のMとする(ステップ16)。そ
して、この値でアンダランエラーが発生したかどうかを
みる(ステップ17)。更に、アンダランエラーが発生
したならば、また更に10%増加させてMとする(ステ
ップ15)。そして、ステップ17でアンダランエラー
が発生していないと判定されれば、その時の値Mが最適
値となる(ステップ18)、また、この最適値に対して
でも常にアンダランエラーが発生するか否か監視されて
いる(ステップ17)。
前第1図のデータバッファ1のバッファ容量と同じ値M
が不揮発性RAM4に格納される(ステップ11)。そ
の後、最適値を設定するためのデータがデータバッファ
1に書込まれ、上述した一連の動作つまり第1図で図示
していない外部記憶装置への転送の動作が所定回数、例
えば確実性を考慮して10回行なわれて、この間アンダ
ランエラー(これは第1図で図示していない外部記憶装
置の記憶媒体へのデータ書込み速度が図示していない制
御装置からのデータバッファ1へのデータ転送速度より
速いためにデータバッファ1が空になり記憶媒体へのデ
ータ書込みを継続できなくなったことをいう)が全く発
生していなかったならば(ステップ12)、値Mを10
%減少させて0.9Mとする(ステップ13)。また、
それに伴ってデータバッファ1のバッファ容量も0.9
Mとしてこれを今後のMとする(ステップ14)。そし
て、再びステップ12において一連の動作を1o回行な
うことになる。次に、ステップ12でアンダランエラー
が少なくとも1回でも発生していたならば、値Mを10
%増加させて1.1Mとする(ステップ15)。また、
それに伴ってデータバッファ1のバッファ容量も1.1
Mとしてこれ、を今後のMとする(ステップ16)。そ
して、この値でアンダランエラーが発生したかどうかを
みる(ステップ17)。更に、アンダランエラーが発生
したならば、また更に10%増加させてMとする(ステ
ップ15)。そして、ステップ17でアンダランエラー
が発生していないと判定されれば、その時の値Mが最適
値となる(ステップ18)、また、この最適値に対して
でも常にアンダランエラーが発生するか否か監視されて
いる(ステップ17)。
このようにして、設定された第1図のデータバッファ1
のバッファ容量を制御する最適値が不揮発性RAM4に
格納されて、図示していない制御装置よりデータバッフ
ァ1へのデータ書込みと図示していない外部記憶装置の
記憶媒体への書込みを並行して実施する。この様子を第
3図に示すデータバッファ1におけるデータ量一時開特
性図に基づいて説明する。
のバッファ容量を制御する最適値が不揮発性RAM4に
格納されて、図示していない制御装置よりデータバッフ
ァ1へのデータ書込みと図示していない外部記憶装置の
記憶媒体への書込みを並行して実施する。この様子を第
3図に示すデータバッファ1におけるデータ量一時開特
性図に基づいて説明する。
先ず、記憶媒体への書込みを行なう以前に不揮発性RA
M4にデータ量Q(これは最適値に相当するデータ量で
ある)が時間t2で書込まれる。その後、外部記憶装置
の記憶媒体への書込みが開始されると、転送速度変動分
だけデータ量Q、Pの間で増減しながら転送が継続され
る。制御装置がらの転送が終了すれば、外部記憶装置の
記憶媒体への書込みのみ行なわれることになってデータ
量は次第に減少してやがて0になり、動作は終了する。
M4にデータ量Q(これは最適値に相当するデータ量で
ある)が時間t2で書込まれる。その後、外部記憶装置
の記憶媒体への書込みが開始されると、転送速度変動分
だけデータ量Q、Pの間で増減しながら転送が継続され
る。制御装置がらの転送が終了すれば、外部記憶装置の
記憶媒体への書込みのみ行なわれることになってデータ
量は次第に減少してやがて0になり、動作は終了する。
このように、データ量Qは完全に転送速度変動分を吸収
できる値であり、システムでのアンダランエラーは発生
しない。尚、データ量Pは転送速度変動分を吸収するこ
とにとって余分なものであり、この分のデータを書込む
時間t工は本実施例の制御によりほぼ0になり得る6 (発明の効果) 以上説明したように、本発明によれば、制御装置からバ
ッファへのデータ書込みを開始したときから外部記憶装
置の記憶媒体へのデータ書込みを開始するまでの時間が
短くなるとともに外部記憶装置の記憶媒体への書込み処
理時間が短くなることにより、外部記憶装置の利用効率
を向上できるバッファ制御方式を提供できる。
できる値であり、システムでのアンダランエラーは発生
しない。尚、データ量Pは転送速度変動分を吸収するこ
とにとって余分なものであり、この分のデータを書込む
時間t工は本実施例の制御によりほぼ0になり得る6 (発明の効果) 以上説明したように、本発明によれば、制御装置からバ
ッファへのデータ書込みを開始したときから外部記憶装
置の記憶媒体へのデータ書込みを開始するまでの時間が
短くなるとともに外部記憶装置の記憶媒体への書込み処
理時間が短くなることにより、外部記憶装置の利用効率
を向上できるバッファ制御方式を提供できる。
第1図は本発明の一実施例を示すブロック図、第2図は
本実施例における制御装置の動作を示すフローチャート
、第3図は本実施例におけるデータバッファのデータ量
一時間特性を示す図、第4図は従来のデータバッファ制
御方式を示すブロック図である。 1・・・データバッファ、 2・・・データバッファカウンタ、 3・・・比較器、 4・・・不揮発性RA M。
本実施例における制御装置の動作を示すフローチャート
、第3図は本実施例におけるデータバッファのデータ量
一時間特性を示す図、第4図は従来のデータバッファ制
御方式を示すブロック図である。 1・・・データバッファ、 2・・・データバッファカウンタ、 3・・・比較器、 4・・・不揮発性RA M。
Claims (1)
- 【特許請求の範囲】 電子計算機からデータを外部記憶装置へ転送して書込む
際、前記電子計算機での処理速度と前記外部記憶装置で
の処理速度とを整合させるために前記データを前記外部
記憶装置への書込み動作を起動する前に一時バッファに
書込み、その後に前記バッファから前記外部記憶装置へ
転送するシステムにおいて、 前記バッファに書込まれるデータのデータ量に対応して
歩進するカウンタと、 実際に前記電子計算機から前記データを前記バッファを
介して前記外部記憶装置へ転送して書込む前に、前記バ
ッファのバッファ容量を前記外部記憶装置での前記処理
速度に対応した最適値に設定する制御部と、 該制御部により設定された前記最適値を格納するメモリ
と、 該メモリに格納された前記最適値と前記カウンタのカウ
ント値とを比較し、比較した結果両者が一致したときに
前記外部記憶装置に前記バッファからの前記データの書
込みを指示する比較器とを具備することを特徴とするバ
ッファ制御方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8405086A JPS62242234A (ja) | 1986-04-14 | 1986-04-14 | バツフア制御方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8405086A JPS62242234A (ja) | 1986-04-14 | 1986-04-14 | バツフア制御方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62242234A true JPS62242234A (ja) | 1987-10-22 |
Family
ID=13819673
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8405086A Pending JPS62242234A (ja) | 1986-04-14 | 1986-04-14 | バツフア制御方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62242234A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05258556A (ja) * | 1991-10-17 | 1993-10-08 | Internatl Business Mach Corp <Ibm> | 適合fifoメモリ・コントローラ |
KR100341804B1 (ko) * | 1998-02-21 | 2002-10-19 | 삼성전자 주식회사 | 버퍼언더런발생률감소방법 |
JP4665299B2 (ja) * | 2000-08-29 | 2011-04-06 | 株式会社ニコン | 電子カメラ |
-
1986
- 1986-04-14 JP JP8405086A patent/JPS62242234A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05258556A (ja) * | 1991-10-17 | 1993-10-08 | Internatl Business Mach Corp <Ibm> | 適合fifoメモリ・コントローラ |
KR100341804B1 (ko) * | 1998-02-21 | 2002-10-19 | 삼성전자 주식회사 | 버퍼언더런발생률감소방법 |
JP4665299B2 (ja) * | 2000-08-29 | 2011-04-06 | 株式会社ニコン | 電子カメラ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5109505A (en) | Semiconductor memory disk apparatus with backup device capable of being accessed immediately after power source is recovered | |
US5579220A (en) | Method of updating a supplementary automation system | |
US4792898A (en) | Method and apparatus for temporarily storing multiple data records | |
US4385365A (en) | Data shunting and recovering device | |
JPS62242234A (ja) | バツフア制御方式 | |
US5561818A (en) | Microprocessor and data processing system for data transfer using a register file | |
JPS6162919A (ja) | バツフアメモリ制御回路 | |
JPS61127026A (ja) | 光デイスク制御装置 | |
JP2953874B2 (ja) | 入出力チャネル装置の磁気テープ装置制御方法 | |
JPS60159956A (ja) | インタ−フエイス制御装置 | |
JP2978626B2 (ja) | Dmaコントローラ | |
JPH03147147A (ja) | ダンプ処理方式 | |
JPS61131154A (ja) | デ−タ転送制御方式 | |
JPH0261721A (ja) | バッファメモリの制御装置 | |
JPS59144955A (ja) | 情報処理装置 | |
JPH10133997A (ja) | Dma制御装置 | |
JPS6362006B2 (ja) | ||
JPH0934686A (ja) | ブロックデータのfifoメモリへのバッファリング方法 | |
JPS5836373B2 (ja) | アクセスタイム可変装置 | |
JPH0541092A (ja) | 不揮発性メモリ | |
JPH0736820A (ja) | I/o制御装置 | |
JPH03134732A (ja) | バッファ制御装置 | |
JPS6269752A (ja) | デ−タ通信装置 | |
JPS59188757A (ja) | アドレス記憶制御装置 | |
JPH0325807B2 (ja) |