JPS62241001A - 制御装置の異常出力防止方法および装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は制御装置の異常出力防止方法および装置に関す
るものである。

〔従来の技術〕

従来、制御＊ｉｉの異常出力防止については、昭和５８
年°１０月３０日にオーム社より発行された「自動制御
ハンドブック機器・応用編Ｊ＠５０６頁から第５０７頁
に記載されているように、信号出力と負荷との間にリレ
ー接点を設け、該リレーを特定の条件でのみ接続させ信
号を伝達するりレージ−ケンスによるハードインタロッ
クを行なりでいた。

なお、この種のものとして関連するものには例えば特開
昭５８−９６３０１号公報等があげられる。

〔発明が解決しようとする問題点〕

前記従来技術は、リレーシーケンスを用いてインタロッ
クを掛けており、小型化の而について配慮されておらず
、インタロックが増えるとリレーの数が増し制御装置全
体が大きくなるという問題小型化できる制御装置の異常
出力防止方法およびｌ１Ｍ１！を提供することにある。

〔問題点を解決するための手段〕

上記目的は、制御装置と被制御装置との間の信号の入出
力を行なう入出力部と、前記被制御装置からの検出信号
を入力し前記被制御Ｊ’ｆｆｉにおける状況を判断し所
要の駆動部を動作させる信号を出力する第１の制御部と
、前記被制御装置からの検出信号を入力し被制御装置に
おける状況を判断し前記駆動部の作動を判定する信号を
出力するｆＡ２の制御部と、前記駆動部を動作させる信
号と前記駆動部の作動を判定する信号とを論理演算し前
記駆動部を動作させる信号の出力にインタロックを掛け
る論理回路とを設け、被制御装置からの検出信号を入力
し、被制御装置における状況を判断し所要の駆動部を動
作させる信号を出力し、合わせて被制御装置における状
況を判断し前記駆動部の作動を判定する信号を出力させ
て、駆動部を動作させろ信号と駆動部の作動を判定する
信号とを合わせ駆動部を動作させる信号にインタローフ
を掛けることにより達成される。

〔作　　用〕

入出力部から被制御装置の検出信号を第１および第２の
制御部に入力し、第１の制御部で被制御装置における。

状況を判断し所要の駆動部を動作させる信号を出力し、
第２の制御部で被制御＊［ｌこおける状況を判断し駆動
部の作動を判定する信号を出力して、論理回路に駆動部
を動作させる信号と駆動部の作動を判定する信号とを取
り込み駆動部を動作させる信号にインタロックを掛けて
出力させており、リレーシーケンスを用いていないので
制御装置を小型化できる。

〔実　施　例〕

以下本発明の一実施例を第１図により説明する。

１０は第１の制御部であり例えばマイクロコンビエータ
である。田は第２の制御部であり例えばマイクロコンピ
ュータである。荀は論理回路であり、父は入出力部であ
る。ωはマイクロコンピュータｍと操作者との通信手段
で例えばパーソナルコンビ、−夕である。司は被制御装
置であり例えば製造装置である。

マイクロコンピュータｌＯは、この場合、中央処理袋Ｗ
（以下「ＣＰＵ」と呼ぶ。）１１．’記憶装置１６およ
び入出力装置であるディジタル入力回路（以下「ＤＩ」
と呼ぶ。）　１３．１５ａ、　１５ｂとディジタル出力
回路（以下「ＤＯ」と呼ぶ。）１２，１４ｍ。

１４　ｂから成る。

マイクロコンピュータ美は、この場合、ＣＰＵ４と直列
インターフェイスごとＤ１２３．２８ｍ、　２８ｂ、２
９ｍ、２９ｂ、３０ｍ、３０ｂと００２４．２５とＯＦ
Ｆ抑制用ディジタル出力回路（以下ｒＯＦＦ抑制ＤＯＪ
　と呼ぶｒｓ　　）２６ａ、　３５ｂとＯＮ抑制用デ４
’）タル出力回路（以下ｒＯＮ抑制ＤＯＪと呼ぶ。）Ｚ
７ａ、２７ｂと停電用記憶装置３１と記憶装置冨とから
成ろ。

論理回路荀は、この場合、ＯＲ回路４１１．４１ｂとＡ
ＮＤ回路４２ｍ、４２ｂと］３ＸＣＬＵ８ＩＶＢ−ＯＲ
４３ｍ、４ｍｂとバッフ　ｙ　４’　ａ　＃　　４４　
ｂ　トカら成る。

入出力部父は、この場合、入力処理回路５１ａ。

５１ｂと出力処理回路５２ａ、、５２ｂとから成る。

パーソナルコンピュータωは、この場合、ＣＰＵ６１と
記憶袋！Ｉ６２と直列インターフェイス８と外部記憶装
置例えばフロッピーディスク倶と入力装置例えばキーボ
ード６とから成る。

製造装置πは、検出部および被制御部である例えばリミ
ットスイッｙ−ｎａ、ｎｂおよび電磁弁ｎａ、ｎｂを設
けている。

製造！Ａ理πのリミットスイッチ７１　ａおよび７１　
ｂは、入出力部間の入力処理回路５１　！および５１　
ｂに接続されている。電磁弁７２ｇおよび７２ｂは、人
出内部（資）の出力処理回路５２　ａおよび５２　ｂに
接続されている。

入出力部間の入力処理回路５１　ａおよび５１　ｂは、
マイクロコンピュータ１０のＤ　Ｉ　１５　ａおよび１
５　ｂとマイクロコンピュータ加のＤ１３０ａおよび３
０ｂとに接続されている。

マイクロコンピュータ１０のＤＯ１２およびＤ　Ｉ　１
３は、マイクロコンピュータかのＤ１２３およヒＤＯ為
に接続されている。マイクロコンビ、−夕美のＤＩ２５
はマイクロコンピュータ１０醤こ継ないである。

マイクロコンピュータｍとパーソナルコンピュータωと
は、直列インターフェイスｎおよび鎚を介して通信回線
例えばＲ８２３２０で継ながれている。

論理回路偵のＯＲ回路４１　ａおよび４１　ｂには、マ
イクロコンピュータ１０のＤ　０１４　ａおよび１４　
ｂとマイクロコンピュータ圓のＯＦＦ抑ｉｌｌ　Ｄ　Ｏ
２６ｍ　オヨび２６ｂが継ないである。ＯＲ回Ｎ＜１ｍ
および４１　ｂの出力側がＡＮＤ回路４２８および４２
　ｂに継ながれるとともに、ＡＮＤ回路ａａおよび４２
ｂにはマイクロコンピュータにのＯＮＮ抑制０２７ａお
よびｎｂが継ながれる。アンド回路４２　ａおよび４２
　ｂの出力側は入出力部間の出力処理回路５２　ａおよ
び５２　ｂに継ながれるとともに、分岐してマイクロコ
ンピュータ加のＤＩ２９ａおよび２９ｂに継ないである
。

マイクロコンピュータ１０のＤ　Ｏ１４ａおよび１４　
ｂとＡＮＤ回路４２　ａおよび４２　ｂ　ｉ！、分岐し
てｇＸｃＬＵＳＩＶＥ−ＯＲ回路４３ａおよび４３ｂに
継ながれる。ＥＸＣＬＵＳ　ＩＶＢ−ＯＲ回路Ｏａおよ
び葛すの出力側は、パフファ４４ａおよび４４ｂを介し
てマイクロコンビエータｌＯとマイクロコンビ、−タ２
０　トＣ継ナイテｈ　ルｏ　Ｅ　Ｘ　ＣＬ　Ｕ　８１　
Ｖ　Ｅ　　ＯＲ回路Ｏａおよび４３ｂは、分岐してマイ
クロコンピュータｙのＤＩ２８ｇおよび２８ｂ４こ継な
いである。

上記構成において、マイクロコンピュータ１０は製造装
ｅ１７０を運転するうえでの機器の制御および種々の演
算を行ない製造装置７０を総括的に制御するものである
。マイクロコンピュータｍは製造装′ａ７０の被制御部
である各機器において、その機器が作動して良いのか悪
いのかを判断するものであり、マイクロコンピュータ１
ｏからの制御信号・こインターロックを掛けるものであ
る。

表１にマイクロコンビエータｍからの出力信号を基準と
したときの論理回路伯の真理値表を示す。

表　　　　　　　　　１ ここで、ＨはＨＩ　Ｇ　Ｈレベル、ＬはＬＯＷレベル、
Ｘは＊　Ｈ＠　＠Ｌ　＠のいずれでも可であることを示
す０次に動作を説明する。すＥ−Ｆトスイッチ７１ａ。

ｎｂからの検出信号を入力処理回路５１ａ、５１ｂを介
して、例えばフ１トカブラにより絶縁しＴ　’Ｉ’　Ｌ
の５Ｖに変換し、Ｄ’１１５ａ、１５ｂおよび３０ａ、
３０ｂに入力してマイクロコンピュータｌＯおよび加に
取り込む。

マイクロコンピュータ１０内では、この場合、記憶装置
１６に記憶されたプログラムにより、入力した製造装ａ
１７０のそれぞれの検出信号から、次に製造装置７０の
どこを動かすか決め、その動かす部分例えば電磁弁７２
ａに動かすための信号８２ａｌＤ０１４　ｍから出力す
る。また、電磁弁７２ｂを動かす場合には同様に信号８
２ｂをＤ　Ｏ１４ｂから出力する。

同時に、マイクロコンピュータ筒内では、この場合、記
憶装置！に記憶されたプログラムにより、入力した製造
装６１７０のそれぞれの検出信号から、次に製造装置ｉ
７ｏのどこを動かして良いか、動かして悪いかを判断し
、それぞれの被制御機器例えば電磁弁７２ａ、ｎｂに、
ＯＮ抑制またはＯＦＦ抑制の信号をＯＮＮ抑制Ｏ２７ａ
、Ｚ７ｂ’ｆたはＯＦＦ抑制抑制２６ａ、２６ｂから出
力する。ここでＯＮ抑制とは、例えば電磁弁を作動させ
ないようにすることであり、ＬＯＷレベルの信号によっ
て抑制される。肇だ、ＯＦＦ抑制とは、例えば電磁弁の
作動を止めないようにすることであり、ＨＩＧＨレベル
の信号によって抑制される。

上記のように、マイクロコンピュータｌＯおよび（９）
カラ出力された信号８２ａまたは８２　ｂおよびＯＦＦ
抑制信号２６ａまたは２６ｂ、ＯＮ抑制信号２７ａまた
は２７ｂは論理回路４０に入力され、前記表１に示すよ
うな信号になって論理回路菊から出力される＠例えば、
電磁弁７２ａを作動させる必要がある場合は、マイクロ
コンピュータｌＯからはＤ　Ｏ１４ａを介してＨＩＧＨ
レベルの信号８２ａが出力されるとともに、マイクロコ
ンピュータ加からはＯＦＦ抑制の信号が出力される。こ
の場合は、ｌ！１に示すケース４であり、ＯＦＦ抑制抑
制２６ａからはＨＩＧＨレベルの信号８３ａが出力され
、信号８２ｍとともにＯＲ回路４１　ｂに入力され、Ｈ
ＩＧＨレベルの信号８４ａとをってＡＮＤ回路ａａに入
る。ＡＮＤ回路４２ａには、同時にＯＮＮ抑制　Ｏ２７
ａから）（ＩＧＨレベルの信号８５ａが出力されて取り
込まれ、ＨＩＧＨレベルの信号８６ａとをって出力回路
５２ａに送られ、電磁弁７２　ｍを作動させる信号とを
って、電磁弁７２ａを動かす。

このとき、信号８２ａと８６ａとは分岐してＢＸｃＬＵ
８　Ｉ　ＶＦ、−ＯＲ回路４３　ａ　ニ入り、５０ｗレ
ベルの信号８７ａとをって出力され、マイクロコンピュ
ータ美のＤＩ２８ａに入力される。実際−こは、ＬＯＷ
レベルすなわちｏｖなので出方されない。

またこの時、マイクロコンピュータ１ｏに何らかの原因
で異常が発生し、Ｄ　０１４　ａからのＨＩＧＨレベル
の信号の代わりにＬＯＷレベルの（１１号８２　ａが出
力されなかりた場合には、表１に示すケース３とをり、
信号８２ａがＬＯＷレベルとをるため、信号８２ａと信
号８６ｍとが異ナッて、Ｉ！１ＸｃＬＵ８ＩＶＥ−ＯＲ
回路４３工から出力される信号８７ａがＨＩＧＨレベル
になって、マイクロコンピュータＪのＤＩ２８ａに入力
される。これとともに、信号８７ａはバッフ１４４ａを
介して割り込み信号部として、マイクロコンビ、−夕１
ｏおよび田に入力される。

上記、ＤＩ２８ｍへの信号の入力によって、マイクロコ
ンビ、−夕１０・こおいて異常の発生した箇所な見つけ
ることができ、割り込み信号部によって製造袋Ｈ７ｏを
動かすプログラムの進行を止め、製造袋［７０での誤動
作を防止する＠ また次に、ＯＮ抑制をした場合爆こついて、ケースｌの
場合は電磁弁７２ｍを動かさないようにするため、信号
８２ａはＬＯＷレベルで信号８５ａの信号もＬＯＷレベ
ルなので、信号８６ａはＬＯＷレベルになり、また信号
８７ａもＬＯＷレベルで割り込み信号部は出力されない
。

ケース２の場合は電磁弁７２ａを動かさないようにさせ
るにもかかわらず、マイクロコンビ、−タｌＯに異常が
発生し信号８２ａがＨＩＧＨレベルになったもので、こ
の場合は信号８６１はＬＯＷレベルで製造袋Ｗ’ＩＯへ
は影響なく、操作者には製造装置面を見て異常を発見す
ることができないが、信号８７ａがＨＩＧＨレベルにな
ってＤ１２８ａに入力されるとともに、割り込み信号部
がマイクロコンピュタｌσおよびＪに出力され、製造装
置πを動かすプログラムの進行を止める。

マイクロコンビ、−夕１０に異常があって、割り込み信
号部が掛かった場合、マイクロコンビエータ１０の製造
装置πを動かずプログラムが止まるとともに、異常処理
プログラムを実行する。マイクロコンピュータ１０は異
常処理実行中の信号部な９０１２からマイクロコンビ、
−タにのＤＩ２３に送る。

マイクロコンビ島−タ田は信号部を受けて、マイクロコ
ンビ、−夕１０のどの出力信号が阻止されたかを調べ、
Ｄ０２４からマイクロコンビ、−夕１０のＤＩｔ３ｃｆ
ｉ号（至）で送る。マイクロコンピュータ１０は、信号
部な受けて異常出力信号を出したところのプログラムを
再実行するか、エラーモードに切替えるかの処理を行な
う。

またこの場合、マイクロコンビ、　−夕１Ｇのハードウ
ェアが故障して、マイクロコンビ、−タｍに送る信号部
が、割り込み信号部がマイクロコンピュータ田に入力さ
れてから一定時間経過しても送られて来なかった場合に
は、マイクロコンビ、−タ圓のＤ０９Ｇからマイクロコ
ンピュータｌＯへリセット信号部を出す。これによりマ
イクロコンピュータ田は初期状態に戻り、機械を全て停
止させる。

この状態からの復帰は、パーソナルコンビュータωのキ
ーボード６からのコマンド入力を通信回！Ｑ１００を介
してマイクロコンピュータ□□□に送り復帰する。

また、必要に応じてパーソナルコンピュータωを使って
、割り込み信号釘が掛った時点の前後の入出力状態を停
電記憶装置３１から呼び出し、異常動作の解析を行なう
こともできる。

なお、本実施例では説明上、製造装置Ｅ６Ｇのリミット
スイｙチア１ａ、ｎｂおよび電磁弁７２ａ、　７２ｂが
各２個しか記載していないが、検出部および被制御部が
多くなっても、本実施例の複数になつているもの（例え
ば１４ａ、１４ｂ）を増やすだけで良い。

また、本実施例におけるマイクロコンピュータｍおよび
論理回路のは、マイクロコンビ、−タｌＯに比べて制御
回路が少なく故障する確率が小さいので、マイクロコン
ピュータｌＯの出力信号を充分にインターロックできる
。

以上、本−実施例によれば、マイクロコンピュータ圓で
ＯＮ、ＯＦＦ抑制を行ないマイクロコンピュータ１０か
ら出力される信号に論理回路菊を用いてインターロック
を掛けているので、入出力部間の出力処理回路５２　ａ
または５２　ｂに誤った信号が送られることがない。こ
れは簡単な論理回路４０′ｔ−用いているため、マイク
ロコンピュータ１０のＤ０１４　ａまたは１４　ｂから
誤った信号が出て、論理回路旬から割り込み信号訂が出
るまでの時間は３０ｎｓｅｃ程度であり、マイクロコノ
ピユータｌＯのマシンサイクル１００〜１０００　ｎ５
ｅｃに対して充分小さいので、マイクロコンピュータｌ
Ｏが次のプログラムを実行する前に異常処理の実行に進
み、マイクロコンピュータ１０の誤動作の継続を防く゛
ことができるからである。これにより、リレーシーケン
スを用いずに異常出力防止が行なえ制御装置を小型化で
きるという効果がある。

また、論理回路菊からの割り込み信号８７８または８７
ｂをそれぞれマイクロコンビ、−夕冗に入力し記憶させ
ているので、マイクロコンピュータｌＯからのどの出力
信号が誤っているのかを調らべることができ、不具合箇
所を早く見付けることができろという効果がある。

また、マイクロコンビ、−タＩにパーソナルコンビエー
タωを接続しているので、マイクロコンピュータ冗との
通信が行なえる。これにより、論理回路荀からの割り込
み信号８７１または８７ｂをそれぞれマイクロコンピュ
ータ田に入力し記憶させているので、マイクロコンビ、
−夕１０からのどの出力信号が誤っているのかを調らべ
ることができ、不具合箇所を早く見付けることができる
。また、マイクロコンビ、−タｌＯにリセットを掛ける
ことができる。

〔発明の効果〕

本発明によれば、リレーシーケンスを用いずに異常出力
防止が行なえ制御装置を小１化できるという効果がある
。

【図面の簡単な説明】

第１図は本発明の一実施例である制御装置の異常検出力
防止装置を示すブロック図である。

Claims (1)

1. 【特許請求の範囲】 １、被制御装置から検出信号を入力する工程と、該検出
   信号の入力により前記被制御装置における状況を判断し
   所要の駆動部を動作させる信号を出力する工程と、前記
   検出信号の入力により前記被制御装置における状況を判
   断し前記駆動部の作動を判定する信号を出力する工程と
   、前記駆動部を動作させる信号と前記駆動部の作動を判
   定する信号とを合わせ前記駆動部を動作させる信号にイ
   ンターロックを掛ける工程とを有することを特徴とする
   制御装置の異常出力防止方法。 ２、制御装置と被制御装置との間の信号の入出力を行な
   う入出力部と、前記被制御装置からの検出信号を入力し
   前記被制御装置における状況を判断し所要の駆動部を動
   作させる信号を出力する第１の制御部と、前記被制御装
   置からの検出信号を入力し被制御装置における状況を判
   断し前記駆動部の作動を判定する信号を出力する第２の
   制御部と、前記駆動部を動作させる信号と前記駆動部の
   作動を判定する信号とを論理演算し前記駆動部を動作さ
   せる信号の出力にインタロックを掛ける論理回路とから
   成ることを特徴とする制御装置の異常出力防止装置。