JPS6223882B2 - - Google Patents
Info
- Publication number
- JPS6223882B2 JPS6223882B2 JP56054560A JP5456081A JPS6223882B2 JP S6223882 B2 JPS6223882 B2 JP S6223882B2 JP 56054560 A JP56054560 A JP 56054560A JP 5456081 A JP5456081 A JP 5456081A JP S6223882 B2 JPS6223882 B2 JP S6223882B2
- Authority
- JP
- Japan
- Prior art keywords
- key
- data
- temporary storage
- storage means
- variable memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000015654 memory Effects 0.000 claims description 22
- 230000007423 decrease Effects 0.000 claims description 16
- 230000008859 change Effects 0.000 claims description 2
- 230000003247 decreasing effect Effects 0.000 claims description 2
- 102100024032 Linker for activation of T-cells family member 1 Human genes 0.000 description 40
- 238000000034 method Methods 0.000 description 8
- 238000004364 calculation method Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000004044 response Effects 0.000 description 5
- 230000000717 retained effect Effects 0.000 description 5
- 238000004886 process control Methods 0.000 description 4
- 108091006232 SLC7A5 Proteins 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 101000708573 Homo sapiens Y+L amino acid transporter 2 Proteins 0.000 description 1
- 238000012369 In process control Methods 0.000 description 1
- 102100032803 Y+L amino acid transporter 2 Human genes 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 208000026850 combined oxidative phosphorylation deficiency 12 Diseases 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000010965 in-process control Methods 0.000 description 1
- 208000025684 leukoencephalopathy-thalamus and brainstem anomalies-high lactate syndrome Diseases 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/02—Digital computers in general; Data processing equipment in general manually operated with input through keyboard and computation using a built-in program, e.g. pocket calculators
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Input From Keyboards Or The Like (AREA)
- Debugging And Monitoring (AREA)
- Feedback Control In General (AREA)
Description
【発明の詳細な説明】
本発明は、プロセス制御装置等として用いられ
る演算装置のデータ設定および表示方式に関する
ものである。
る演算装置のデータ設定および表示方式に関する
ものである。
従来のプロセス制御装置においては、制御演算
上の各種定数を設定する場合、演算の種別毎に定
数設定用のキーまたはスイツチ等が設けてあり、
これらを選択的に操作することにより定数の設定
を行なつていたが、かゝる手段による場合には、
演算の種別が増加するのに伴ない、キーまたはス
イツチ等の所要数も増加し、所要収容スペースの
増大および製品価格の上昇を来たすと共に、装置
としての小形化を阻害する等の欠点を生じてい
る。
上の各種定数を設定する場合、演算の種別毎に定
数設定用のキーまたはスイツチ等が設けてあり、
これらを選択的に操作することにより定数の設定
を行なつていたが、かゝる手段による場合には、
演算の種別が増加するのに伴ない、キーまたはス
イツチ等の所要数も増加し、所要収容スペースの
増大および製品価格の上昇を来たすと共に、装置
としての小形化を阻害する等の欠点を生じてい
る。
本発明は、従来のかゝる欠点を根本的に解決す
る目的を有し、プロセツサにより可変メモリ内の
各データに基づく演算を実行する演算装置におい
て、演算の種別に応ずるデータの種別を指定する
種別キーのほかには、共通的に使用される選択キ
ー、更新キーと増加キーおよび減少キーとを設け
ることにより、可変メモリ内のデータを種別キー
によつて指定のうえ表示させると共に、指定され
たデータ中の変更可能部を選択キーにより選択
し、選択された変更可能部の情報を増加キーおよ
び減少キーにより増減してから、この結果を更新
キー操作により可変メモリへ更新格納することに
より、最少限のキーによつて十分に目的を達成す
ることができると共に、変更操作が容易かつ正確
であり、同時に変更内容の確実性を保持すること
のできる極めて効果的な、演算装置のデータ設定
表示方式を提供するものである。
る目的を有し、プロセツサにより可変メモリ内の
各データに基づく演算を実行する演算装置におい
て、演算の種別に応ずるデータの種別を指定する
種別キーのほかには、共通的に使用される選択キ
ー、更新キーと増加キーおよび減少キーとを設け
ることにより、可変メモリ内のデータを種別キー
によつて指定のうえ表示させると共に、指定され
たデータ中の変更可能部を選択キーにより選択
し、選択された変更可能部の情報を増加キーおよ
び減少キーにより増減してから、この結果を更新
キー操作により可変メモリへ更新格納することに
より、最少限のキーによつて十分に目的を達成す
ることができると共に、変更操作が容易かつ正確
であり、同時に変更内容の確実性を保持すること
のできる極めて効果的な、演算装置のデータ設定
表示方式を提供するものである。
以下、実施例を示す図によつて本発明の詳細を
説明する。
説明する。
第１図は、プロセス制御装置へ適用した場合の
ブロツク図であり、マイクロプロセツサ等のプロ
セツサCPUと固定メモリROM、可変メモリRAM
および入出力回路Ｉ／Ｏが母線BUSにより接続
されており、固定メモリROM内へ格納された命
令をプロセツサCPUが逐次実行し、プロセス発
信器PSからのプロセス値信号を入出力回路Ｉ／
Ｏを経て受取つたうえ、可変メモリRAM内へ格
納されているデータに基づき所定の演算を行な
い、これの結果を必要に応じて可変メモリRAM
内へ格納すると共に、演算結果に応ずる制御信号
を入出力回路Ｉ／Ｏから制御対象機器としての電
動弁MV等へ送出している。
ブロツク図であり、マイクロプロセツサ等のプロ
セツサCPUと固定メモリROM、可変メモリRAM
および入出力回路Ｉ／Ｏが母線BUSにより接続
されており、固定メモリROM内へ格納された命
令をプロセツサCPUが逐次実行し、プロセス発
信器PSからのプロセス値信号を入出力回路Ｉ／
Ｏを経て受取つたうえ、可変メモリRAM内へ格
納されているデータに基づき所定の演算を行な
い、これの結果を必要に応じて可変メモリRAM
内へ格納すると共に、演算結果に応ずる制御信号
を入出力回路Ｉ／Ｏから制御対象機器としての電
動弁MV等へ送出している。
たゞし、キーボードKBおよび表示器DPが設け
てあり、これらはインターフエイス回路、コード
変換器およびドライバ等からなるコントローラ
CTを介して母線BUSへ接続されており、キーボ
ードKB内のキー操作に応ずる命令をプロセツサ
CPUが実行し、これの結果にしたがつたデータ
を可変メモリRAMから読み出したうえ、コント
ロールCTを介して表示器DPへ送出するため、キ
ーボードKB内のキー操作に応ずるデータが表示
部DPにより表示されるものとなつている。
てあり、これらはインターフエイス回路、コード
変換器およびドライバ等からなるコントローラ
CTを介して母線BUSへ接続されており、キーボ
ードKB内のキー操作に応ずる命令をプロセツサ
CPUが実行し、これの結果にしたがつたデータ
を可変メモリRAMから読み出したうえ、コント
ロールCTを介して表示器DPへ送出するため、キ
ーボードKB内のキー操作に応ずるデータが表示
部DPにより表示されるものとなつている。
第２図は、キーボードKBおよび表示器DPを一
体化した例の操作部を示す正面図であり、演算装
置が複合演算器として用いられる場合には本体の
前面等へ、演算装置が調節計として用いられる場
合には本体の側面等へ、コネクタ等により着脱自
在として装着される。
体化した例の操作部を示す正面図であり、演算装
置が複合演算器として用いられる場合には本体の
前面等へ、演算装置が調節計として用いられる場
合には本体の側面等へ、コネクタ等により着脱自
在として装着される。
また、操作部にはキーK1〜K8の種別キー、更
新キーK9、選択キーK10、減少キーK11、入切キ
ーK12および増加キーK13が設けられていると共
に、各々５桁の文字表示器CD1，CD2が設けてあ
り、更に変更可能部を示す表示灯PL1〜PL3が設
けられ、これらは直接各個別にコネクタ等の接続
部へ引出され、あるいはコントローラCTを介し
て接続部へ引出されている。
新キーK9、選択キーK10、減少キーK11、入切キ
ーK12および増加キーK13が設けられていると共
に、各々５桁の文字表示器CD1，CD2が設けてあ
り、更に変更可能部を示す表示灯PL1〜PL3が設
けられ、これらは直接各個別にコネクタ等の接続
部へ引出され、あるいはコントローラCTを介し
て接続部へ引出されている。
たゞし、種別キーK7，K8は、プロセス制御に
おけるセツト値SPとプロセス値PVとの確認用で
あり、キーK7の操作によつて、文字表示器CD1に
よりセツト値SP1が、文字表示器CD2によりプロ
セス値PV1が同時に表示され、キーK8の操作によ
つては、同様にセツト値SP2およびプロセス値
PV2が表示されるのみであり、本発明とは直接の
関係がなく、条件に応じて省略できる。
おけるセツト値SPとプロセス値PVとの確認用で
あり、キーK7の操作によつて、文字表示器CD1に
よりセツト値SP1が、文字表示器CD2によりプロ
セス値PV1が同時に表示され、キーK8の操作によ
つては、同様にセツト値SP2およびプロセス値
PV2が表示されるのみであり、本発明とは直接の
関係がなく、条件に応じて省略できる。
なお、種別キーK1〜K6により指定されたデー
タが、後述のとおり変更可能となつており、これ
によつて変更されたデータを可変メモリRAMへ
更新格納する際には、別途に設けた更新スイツチ
の操作後に、更新キーK9を操作するものとなつ
ている。
タが、後述のとおり変更可能となつており、これ
によつて変更されたデータを可変メモリRAMへ
更新格納する際には、別途に設けた更新スイツチ
の操作後に、更新キーK9を操作するものとなつ
ている。
第３図は、本発明の動作を機能的に示すブロツ
ク図であり、プロセツサCPUの命令実行によ
り、可変メモリRAM内へ各データの格納エリア
DEとは別個に、選択手段としてのシフトレジス
タ部SRおよび、第１乃至第３の一時記憶手段と
してのラツチ部LAT1〜LAT3が構成され、これ
らがプロセツサCPUの命令実行動作に応じ、循
環形のシフトレジスタおよびデータのラツチ回路
としての機能を呈するものとなつている。
ク図であり、プロセツサCPUの命令実行によ
り、可変メモリRAM内へ各データの格納エリア
DEとは別個に、選択手段としてのシフトレジス
タ部SRおよび、第１乃至第３の一時記憶手段と
してのラツチ部LAT1〜LAT3が構成され、これ
らがプロセツサCPUの命令実行動作に応じ、循
環形のシフトレジスタおよびデータのラツチ回路
としての機能を呈するものとなつている。
また、格納エリアDEの各アドレス番号は、ア
ドレス番号の上位桁に応ずる大区分へ分割され、
更に、アドレス番号の中位桁に応ずる中区分およ
び下位桁に応ずる小区分へ分割されており、大区
分が種別キーK1〜K6と対応し、種別キーK1〜K6
により大区分が指定されると共に、中区分および
小区分と対応してラツチ部LAT1，LAT2が設け
られ、これらによつて各々中区分および小区分が
指定されるものとなつている。
ドレス番号の上位桁に応ずる大区分へ分割され、
更に、アドレス番号の中位桁に応ずる中区分およ
び下位桁に応ずる小区分へ分割されており、大区
分が種別キーK1〜K6と対応し、種別キーK1〜K6
により大区分が指定されると共に、中区分および
小区分と対応してラツチ部LAT1，LAT2が設け
られ、これらによつて各々中区分および小区分が
指定されるものとなつている。
一方、シフトレジスタ部SRは、選択キーK10の
操作に応じて駆動され、ステイジS1〜S3中をビツ
トが逐次循環的にシフトするため、これにしたが
つて、選択出力がステイジS1〜S3から順次に送出
され、この選択出力により表示灯PL1〜PL3が順
次かつ反復して点灯すると共に、これと対応して
ラツチ部LAT1〜LAT3中のいずれかが保持情報
の更新可能状態となり、減少キーK11および増加
キーK13の操作に応じて保持情報の数値が減少し
あるいは増加するものとなる。
操作に応じて駆動され、ステイジS1〜S3中をビツ
トが逐次循環的にシフトするため、これにしたが
つて、選択出力がステイジS1〜S3から順次に送出
され、この選択出力により表示灯PL1〜PL3が順
次かつ反復して点灯すると共に、これと対応して
ラツチ部LAT1〜LAT3中のいずれかが保持情報
の更新可能状態となり、減少キーK11および増加
キーK13の操作に応じて保持情報の数値が減少し
あるいは増加するものとなる。
このため、種別キーK1〜K6により格納エリア
DEのアドレス番号中、上位桁が指定されたう
え、ラツチ部LAT1，LAT2の保持情報によりア
ドレス番号の中位桁および下位桁が指定され、こ
れらによつて指定されたアドレス番号のアドレス
からデータが読み出されてから、第３の一時記憶
手段としてのラツチ部LAT3へ転送されることに
より、ラツチ部LAT3の保持情報に応じてデータ
が文字表示器CD2により数字として表示されると
共に、ラツチ部LAT1，LAT2の保持情報に応じ
てアドレス番号中の中位桁および下位桁が文字表
示器CD1の図上右４桁により数字として表示され
る。
DEのアドレス番号中、上位桁が指定されたう
え、ラツチ部LAT1，LAT2の保持情報によりア
ドレス番号の中位桁および下位桁が指定され、こ
れらによつて指定されたアドレス番号のアドレス
からデータが読み出されてから、第３の一時記憶
手段としてのラツチ部LAT3へ転送されることに
より、ラツチ部LAT3の保持情報に応じてデータ
が文字表示器CD2により数字として表示されると
共に、ラツチ部LAT1，LAT2の保持情報に応じ
てアドレス番号中の中位桁および下位桁が文字表
示器CD1の図上右４桁により数字として表示され
る。
たゞし、文字表示器CD1の図上最左桁は、種別
キーK1〜K6の操作に応じた表示がアルフアベツ
トにより行なわれ、これによつてデータの種別が
表わされると共に、表示灯PL1，PL2下側の数字
によつてはデータの番号が表わされる。
キーK1〜K6の操作に応じた表示がアルフアベツ
トにより行なわれ、これによつてデータの種別が
表わされると共に、表示灯PL1，PL2下側の数字
によつてはデータの番号が表わされる。
したがつて、種別キーK1〜K6の操作に応じて
所望のデータ種別が選定されると共に、ラツチ部
LAT1，LAT2の保持情報に応じてデータの番号
が選定され、これらにしたがつて格納エリアDE
の具体的なアドレス指定がなされるため、その内
容がラツチ部LAT3により保持されたうえ、文字
表示器CD1，CD2によつて表示される。
所望のデータ種別が選定されると共に、ラツチ部
LAT1，LAT2の保持情報に応じてデータの番号
が選定され、これらにしたがつて格納エリアDE
の具体的なアドレス指定がなされるため、その内
容がラツチ部LAT3により保持されたうえ、文字
表示器CD1，CD2によつて表示される。
また、選択キーK10の操作により、表示灯PL1
〜PL3と対応する複数の変更可能部中から所望の
ものを選択のうえ、減少キーK11および増加キー
K13の操作により、ラツチ部LAT1〜LAT3中から
選択したものゝ保持情報を増減すれば、これが直
ちに表示されるため、ラツチ部LAT1〜LAT3の
保持情報が現在如何なる値となつているかを確認
することができる。
〜PL3と対応する複数の変更可能部中から所望の
ものを選択のうえ、減少キーK11および増加キー
K13の操作により、ラツチ部LAT1〜LAT3中から
選択したものゝ保持情報を増減すれば、これが直
ちに表示されるため、ラツチ部LAT1〜LAT3の
保持情報が現在如何なる値となつているかを確認
することができる。
なお、文字表示器CD2により表示されているデ
ータの内容を更新データとして格納エリアEMへ
更新格納する場合には、安全のため別途に設けた
更新スイツチを操作してから、更新キーK10を操
作することにより、ラツチ部LAT3の保持情報が
種別キーK1〜K6およびラツチ部LAT1，LAT2の
保持情報により現在指定されている格納エリア
DEのアドレスへ更新格納される。
ータの内容を更新データとして格納エリアEMへ
更新格納する場合には、安全のため別途に設けた
更新スイツチを操作してから、更新キーK10を操
作することにより、ラツチ部LAT3の保持情報が
種別キーK1〜K6およびラツチ部LAT1，LAT2の
保持情報により現在指定されている格納エリア
DEのアドレスへ更新格納される。
たゞし、以上の諸動作はすべてプロセツサ
CPUの制御動作により行なわれる。
CPUの制御動作により行なわれる。
すなわち、プロセツサCPUは、種別キーK1〜
K6の操作およびラツチ部LAT1，LAT2の保持情
報に応じ、格納エリアDE内のデータをラツチ部
LAT3へ転送すると共に、選択キーK10の操作に
応じてシフトレジスタ部SRを動作させ、かつ、
減少キーK11および増加キーK13の操作に応じ、
ラツチ部LAT1〜LAT3中のシフトレジスタ部SR
により選択されたものゝ保持情報を一定周期によ
り逐次増減させたうえ、ラツチ部LAT1〜LAT3
の保持情報を文字表示器CD1，CD2へ反復して送
出する。
K6の操作およびラツチ部LAT1，LAT2の保持情
報に応じ、格納エリアDE内のデータをラツチ部
LAT3へ転送すると共に、選択キーK10の操作に
応じてシフトレジスタ部SRを動作させ、かつ、
減少キーK11および増加キーK13の操作に応じ、
ラツチ部LAT1〜LAT3中のシフトレジスタ部SR
により選択されたものゝ保持情報を一定周期によ
り逐次増減させたうえ、ラツチ部LAT1〜LAT3
の保持情報を文字表示器CD1，CD2へ反復して送
出する。
また、更新スイツチおよび更新キーK9による
更新操作に応じては、ラツチ部LAT3の保持情報
を、このとき指定されている格納エリアDEのア
ドレスへ更新格納する等の制御も、プロセツサ
CPUが行なうものとなつている。
更新操作に応じては、ラツチ部LAT3の保持情報
を、このとき指定されている格納エリアDEのア
ドレスへ更新格納する等の制御も、プロセツサ
CPUが行なうものとなつている。
第４図は、プロセツサCPUの総合動作を示す
フローチヤートであり、入出力回路Ｉ／Ｏからの
入力および各キーK1〜K13からの入力に基づく
“入力処理”、ラツチ部LAT1〜LAT3の保持情報
を文字表示器CD1〜CD2へ送出する“表示処
理”、入出力回路Ｉ／Ｏからの入力に対する“演
算処理”、およびこれの結果を入出力回路Ｉ／Ｏ
から送出する“出力処理”を連続的に行なつたう
え、サンプリングタイムに応じる“一定時間経
過？”がYESとなれば、同様の各処理を反復す
るものとなつている。
フローチヤートであり、入出力回路Ｉ／Ｏからの
入力および各キーK1〜K13からの入力に基づく
“入力処理”、ラツチ部LAT1〜LAT3の保持情報
を文字表示器CD1〜CD2へ送出する“表示処
理”、入出力回路Ｉ／Ｏからの入力に対する“演
算処理”、およびこれの結果を入出力回路Ｉ／Ｏ
から送出する“出力処理”を連続的に行なつたう
え、サンプリングタイムに応じる“一定時間経
過？”がYESとなれば、同様の各処理を反復す
るものとなつている。
第５図は、“入力処理”の詳細を示すフローチ
ヤートであり、“Ｉ／Ｏ入力読込”により入力回
路Ｉ／Ｏからの入力を読み込んでから、各キー
“K1〜K13状況読込”を行ない、選択キー
“K10ON”がYESであれば、シフトレジスタ部
“SRシフト”を行ない、増加キー“K13ON”の
YESに応じては“LAT＋Δｘ”により、選択さ
れているラツチ部LATの保持情報へ、増加キー
K13のON時間に応じた数値Δｘを加算し、更に、
減少キー“K11ON”のYESによつては“LAT−
Δｘ”により、選択されているラツチ部LATの
保持情報から、増加キーK11のON時間に応じた数
値Δｘを減算する。
ヤートであり、“Ｉ／Ｏ入力読込”により入力回
路Ｉ／Ｏからの入力を読み込んでから、各キー
“K1〜K13状況読込”を行ない、選択キー
“K10ON”がYESであれば、シフトレジスタ部
“SRシフト”を行ない、増加キー“K13ON”の
YESに応じては“LAT＋Δｘ”により、選択さ
れているラツチ部LATの保持情報へ、増加キー
K13のON時間に応じた数値Δｘを加算し、更に、
減少キー“K11ON”のYESによつては“LAT−
Δｘ”により、選択されているラツチ部LATの
保持情報から、増加キーK11のON時間に応じた数
値Δｘを減算する。
第６図は、“表示処理”の詳細を示すフローチ
ヤートであり、シフトレジスタ部“SRの選択出
力により”表示灯“PLを点灯”し、これについ
て、ラツチ部“LAT1〜LAT3の保持情報表示”
を行なつている。
ヤートであり、シフトレジスタ部“SRの選択出
力により”表示灯“PLを点灯”し、これについ
て、ラツチ部“LAT1〜LAT3の保持情報表示”
を行なつている。
したがつて、比例、積分、微分演算のPID、演
算単位としての演算ユニツトUNIT、アナログ入
出力Ａ Ｉ／Ｏ、デイジタル入出力Ｄ Ｉ／Ｏ、
演算上のパラメータPARA、直線変換演算用の直
線化定数表LTBL等のデータが、種別キーK1〜
K6により大区分として指定され、これらの番号
が選択キーK10、減少キーK11および増加キーK13
により中区分および小区分として指定されたう
え、この指定に応ずるデータが表示されると共
に、選択キーK10、減少キーK11および増加キー
K13により、中区分、小区分およびデータが変更
された後、更新キーK9によつて変更されたデー
タが可変メモリRAMの格納エリアDEへ更新格納
される。
算単位としての演算ユニツトUNIT、アナログ入
出力Ａ Ｉ／Ｏ、デイジタル入出力Ｄ Ｉ／Ｏ、
演算上のパラメータPARA、直線変換演算用の直
線化定数表LTBL等のデータが、種別キーK1〜
K6により大区分として指定され、これらの番号
が選択キーK10、減少キーK11および増加キーK13
により中区分および小区分として指定されたう
え、この指定に応ずるデータが表示されると共
に、選択キーK10、減少キーK11および増加キー
K13により、中区分、小区分およびデータが変更
された後、更新キーK9によつて変更されたデー
タが可変メモリRAMの格納エリアDEへ更新格納
される。
たゞし、種別キーK1〜K6は条件に応じて必要
なものを設ければよく、シフトレジスタ部SRお
よびラツチ部LAT1〜LAT3としては可変メモリ
RAMを用いず、別途の回路を設けても同様であ
り、種々の変形が自在である。
なものを設ければよく、シフトレジスタ部SRお
よびラツチ部LAT1〜LAT3としては可変メモリ
RAMを用いず、別途の回路を設けても同様であ
り、種々の変形が自在である。
以上の説明により明らかなとおり本発明によれ
ば、少数のキーによつて各演算種別に応じたデー
タの更新設定および表示選定が行なえるため、キ
ーの数および収容スペースが減少し、装置の小
形、軽量化と共に装置価格の低減が達せられる一
方、可変メモリにおけるアドレス番号の上、中、
下各位桁に応じてデータの種別および番号が表示
され、データの指定が容易にかつ正確になると共
に、更新キーの操作によりデータの更新がなされ
るため、変更したデータの内容を確認のうえ更新
を行なうものとなり、変更内容の確実性が保持さ
れ、各種用途の演算装置において顕著な効果を呈
する。
ば、少数のキーによつて各演算種別に応じたデー
タの更新設定および表示選定が行なえるため、キ
ーの数および収容スペースが減少し、装置の小
形、軽量化と共に装置価格の低減が達せられる一
方、可変メモリにおけるアドレス番号の上、中、
下各位桁に応じてデータの種別および番号が表示
され、データの指定が容易にかつ正確になると共
に、更新キーの操作によりデータの更新がなされ
るため、変更したデータの内容を確認のうえ更新
を行なうものとなり、変更内容の確実性が保持さ
れ、各種用途の演算装置において顕著な効果を呈
する。
図は本発明の実施例を示し、第１図はプロセス
制御装置へ適用した場合のブロツク図、第２図は
操作部の正面図、第３図は機能的なブロツク図、
第４図乃至第６図はプロセツサの動作を示すフロ
ーチヤートである。 CPU……プロセツサ、RAM……可変メモリ、
KB……キーボード、DP……表示部、K1〜K6…
…種別キー、K9……更新キー、K10……選択キ
ー、K11……減少キー、K13……増加キー、CD1，
CD2……文字表示器、PL1〜PL3……表示灯、SR
……シフトレジスタ部（選択手段）、LAT1〜
LAT3……ラツチ部（一時記憶手段）。
制御装置へ適用した場合のブロツク図、第２図は
操作部の正面図、第３図は機能的なブロツク図、
第４図乃至第６図はプロセツサの動作を示すフロ
ーチヤートである。 CPU……プロセツサ、RAM……可変メモリ、
KB……キーボード、DP……表示部、K1〜K6…
…種別キー、K9……更新キー、K10……選択キ
ー、K11……減少キー、K13……増加キー、CD1，
CD2……文字表示器、PL1〜PL3……表示灯、SR
……シフトレジスタ部（選択手段）、LAT1〜
LAT3……ラツチ部（一時記憶手段）。
Claims (1)
- １ プロセツサにより可変メモリ内の各データに
基づく演算を実行する演算装置において、前記デ
ータの種別を指定するための種別キーと、前記各
データを格納する各アドレス番号を該アドレス番
号の上位桁に応じて前記種別キーと対応する大区
分へ分割し更に前記アドレス番号の中位桁に応ず
る中区分および下位桁に応ずる小区分へ分割した
前記可変メモリと、前記種別キーの操作に応じた
前記種別ならびにデータの番号およびデータを表
示する表示器と、該表示中の前記番号と対応しか
つ前記可変メモリの中区分および小区分と対応し
て設けられ前記番号の情報を一時的に保持する第
１および第２の一時記憶手段と、前記表示中にお
けるデータの情報を一時的に保持する第３の一時
記憶手段と、これらの各一時記憶手段を順次にか
つ反復して選択する選択手段と、該選択手段を駆
動するための選択キーと、該選択キーの操作に応
動する前記選択手段により選択された前記各一時
記憶手段中のいずれかによる保持情報を増減させ
るための増加キーおよび減少キーと、変更された
データを前記可変メモリへ更新格納する際に操作
される更新キーと、前記種別キーの操作と第１お
よび第２の一時記憶手段の保持情報とに応じて前
記可変メモリ内のデータを前記第３の一時記憶手
段へ転送しかつ前記増加キーおよび減少キーの操
作に応じて前記選択手段により選択された前記各
一時記憶手段中のいずれかによる保持情報を増減
させたうえ前記更新キーの操作に応じて前記第３
の一時記憶手段による保持情報を前記可変メモリ
へ更新格納する前記プロセツサとを備えたことを
特徴とする演算装置のデータ設定表示方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56054560A JPS57169803A (en) | 1981-04-11 | 1981-04-11 | Data setting and displaying system of arithmetic device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56054560A JPS57169803A (en) | 1981-04-11 | 1981-04-11 | Data setting and displaying system of arithmetic device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57169803A JPS57169803A (en) | 1982-10-19 |
| JPS6223882B2 true JPS6223882B2 (ja) | 1987-05-26 |
Family
ID=12974065
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56054560A Granted JPS57169803A (en) | 1981-04-11 | 1981-04-11 | Data setting and displaying system of arithmetic device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57169803A (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5987545A (ja) * | 1982-11-09 | 1984-05-21 | Mitsubishi Electric Corp | プログラミング装置 |
| JPS59192706U (ja) * | 1983-06-08 | 1984-12-21 | 神鋼電機株式会社 | パラメ−タ設定装置 |
| JPS60144105U (ja) * | 1984-02-29 | 1985-09-25 | 三菱重工業株式会社 | 遠隔操作箱 |
| JPS60254202A (ja) * | 1984-05-30 | 1985-12-14 | Chino Works Ltd | プログラム調節計 |
| JPS61245201A (ja) * | 1985-04-23 | 1986-10-31 | Chino Corp | パラメ−タ設定方式 |
| JPS6274101A (ja) * | 1985-09-27 | 1987-04-04 | Toshiba Corp | デイジタルコントロ−ラ |
| JPS63110903U (ja) * | 1987-01-07 | 1988-07-16 | ||
| JP2930302B2 (ja) * | 1988-04-06 | 1999-08-03 | ソニー株式会社 | 制御データ発生装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5469684A (en) * | 1977-11-15 | 1979-06-04 | Matsushita Electric Ind Co Ltd | Heating system with program timer |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5593001U (ja) * | 1978-12-18 | 1980-06-27 | ||
| JPS55141834U (ja) * | 1979-03-30 | 1980-10-09 |
-
1981
- 1981-04-11 JP JP56054560A patent/JPS57169803A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5469684A (en) * | 1977-11-15 | 1979-06-04 | Matsushita Electric Ind Co Ltd | Heating system with program timer |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57169803A (en) | 1982-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60193066A (ja) | 電子式計算機 | |
| JPS6223882B2 (ja) | ||
| US4893230A (en) | Physical quantity controller | |
| JPH06168104A (ja) | 電子式計算機 | |
| JPS6349259B2 (ja) | ||
| JPS6022430Y2 (ja) | 電子式卓上計算機 | |
| JPH061461B2 (ja) | Ｃｐｕ制御方法 | |
| JPS5924361A (ja) | 日付の表示方式 | |
| JPH0124660Y2 (ja) | ||
| JPH0377522B2 (ja) | ||
| JPH09167005A (ja) | プログラマブルコントローラ | |
| JP3557635B2 (ja) | 電子式計算機 | |
| JPH0412402Y2 (ja) | ||
| JPS6336387A (ja) | グラフ表示方式 | |
| JPS583144Y2 (ja) | プロット計算機能付電卓 | |
| JPS58132809A (ja) | プログラマブル・コントロ−ラ | |
| JPH0658711B2 (ja) | Ｐｏｓシステム | |
| JPH0214352A (ja) | グラフ表示装置 | |
| JPH05297912A (ja) | プログラマブルコントローラ | |
| JPS6376953U (ja) | ||
| JPS62169253A (ja) | 電子計算機 | |
| JPH0531780B2 (ja) | ||
| JPH044620B2 (ja) | ||
| JPH0565899B2 (ja) | ||
| JPH08180197A (ja) | グラフ表示装置 |