JPS62235828A - 可変等化器 - Google Patents
可変等化器Info
- Publication number
- JPS62235828A JPS62235828A JP7967586A JP7967586A JPS62235828A JP S62235828 A JPS62235828 A JP S62235828A JP 7967586 A JP7967586 A JP 7967586A JP 7967586 A JP7967586 A JP 7967586A JP S62235828 A JPS62235828 A JP S62235828A
- Authority
- JP
- Japan
- Prior art keywords
- digital filter
- line
- characteristic
- output
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 11
- 238000004364 calculation method Methods 0.000 claims description 3
- 238000005070 sampling Methods 0.000 claims description 3
- 230000008054 signal transmission Effects 0.000 claims description 2
- 230000005540 biological transmission Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔電業上の利用分野〕
この発明は信号伝送線路の周波数−損失特性を等化する
とき、デジタル信号処理によって、高速・安定に自動等
化する可変等化器に関するものである。、 。
とき、デジタル信号処理によって、高速・安定に自動等
化する可変等化器に関するものである。、 。
線路損失は一般に第２図に示すように線路の種類によ秒
多少異なるものの一定周波数以上では損失が周波数の平
方根にほぼ比岬して増加し、かつ線路の長さが長い鑞ど
同一の周波数での損失が大きくなるρ特許をもつ。島２
図でパラメータは線路の長さを示し−４＜ｋ＜ ｔ３で
ある。
多少異なるものの一定周波数以上では損失が周波数の平
方根にほぼ比岬して増加し、かつ線路の長さが長い鑞ど
同一の周波数での損失が大きくなるρ特許をもつ。島２
図でパラメータは線路の長さを示し−４＜ｋ＜ ｔ３で
ある。
このような線路２頂失を等化するため、従来は第２図の
特性の平坦部特性を等化する可変利得増幅器と傾斜部特
注を等化する傾斜部特性等化用回路とを使用する。即ち
第３図に示すように伝送歪を受は來信号を端子ＩＮから
入力し、可変利得増幅器ＦＥＱと傾斜部特性等化用回路
（ＪＱとを縦続接続し９等化された出力信号を端子ＯＵ
Ｔから得る。そして各等化用回路ＦＥＱ、 ＧＥＱを
制御するため、端子ＯＵＴから両波整流回路ＬＤＴとピ
ーク検出回路ＰＤＴとにより出力信号の振幅を検出し、
これと所定の基準電圧Ｖｒ・ｆｉ比較【７．その大小を
判定し、その判定結果をパルス制御回路ＰＣＮで積算す
る。即ち。
特性の平坦部特性を等化する可変利得増幅器と傾斜部特
注を等化する傾斜部特性等化用回路とを使用する。即ち
第３図に示すように伝送歪を受は來信号を端子ＩＮから
入力し、可変利得増幅器ＦＥＱと傾斜部特性等化用回路
（ＪＱとを縦続接続し９等化された出力信号を端子ＯＵ
Ｔから得る。そして各等化用回路ＦＥＱ、 ＧＥＱを
制御するため、端子ＯＵＴから両波整流回路ＬＤＴとピ
ーク検出回路ＰＤＴとにより出力信号の振幅を検出し、
これと所定の基準電圧Ｖｒ・ｆｉ比較【７．その大小を
判定し、その判定結果をパルス制御回路ＰＣＮで積算す
る。即ち。
基準電圧Ｖｒ＠ｆＫ対し、端子ＯＵＴの振幅が時間軸上
の平均で大であれば、−１パルスを出力し、逆に端子Ｏ
ＵＴの振幅が時間軸上の平均で小であれば＋１パルスを
出力する。
の平均で大であれば、−１パルスを出力し、逆に端子Ｏ
ＵＴの振幅が時間軸上の平均で小であれば＋１パルスを
出力する。
計数回路ＧＣＮでは、パルス制御回路ＰＣＮからの２種
のパルスを計数し、各等化用回路ＦＥＱ、 ＧＥＱに必
要とされる利得に応じた計数値となる。すなわち、パル
ス制御回路ＰＣＮの＋１パルスでアップカウント、−１
パルスでダウンカウントして積算した値が計数値である
。
のパルスを計数し、各等化用回路ＦＥＱ、 ＧＥＱに必
要とされる利得に応じた計数値となる。すなわち、パル
ス制御回路ＰＣＮの＋１パルスでアップカウント、−１
パルスでダウンカウントして積算した値が計数値である
。
さらに利得制御回路＜ＧＦｉ計数回路ＧＣＮの出力を論
理変換して各等化用回路ＦＥＱ、 ＧＥＱの利得切替制
御入力に加え、所定の等化特性を各等化用回路ＦＥＱ、
ＧＥＱに与える。
理変換して各等化用回路ＦＥＱ、 ＧＥＱの利得切替制
御入力に加え、所定の等化特性を各等化用回路ＦＥＱ、
ＧＥＱに与える。
従来の可変等化器は以上の様に構成されているので複素
インピーダンス素子を用いる必要のある傾斜部特性等化
用回路は、素子の特性のばらつきが多く等化特性に安定
性がない、またインピーダンスを可変とする際に素子に
よってインピーダンス可変幅に制限があり、これ全複数
の素子で切替えて使う場合はアナログスイッチ全必要と
すること、更にアナログ素子を使うため、ワンチッ７Ｔ
、ｓＩ化が困難であ−るという問題点がありた。
インピーダンス素子を用いる必要のある傾斜部特性等化
用回路は、素子の特性のばらつきが多く等化特性に安定
性がない、またインピーダンスを可変とする際に素子に
よってインピーダンス可変幅に制限があり、これ全複数
の素子で切替えて使う場合はアナログスイッチ全必要と
すること、更にアナログ素子を使うため、ワンチッ７Ｔ
、ｓＩ化が困難であ−るという問題点がありた。
この発明は上記のような問題点全解消するためになされ
たもので、デジタル信号処理によって波形等化ｔ−精密
にできるとともに、 ＬＳＩ化が容易にできる可変等
化器を得ることを目的とする。
たもので、デジタル信号処理によって波形等化ｔ−精密
にできるとともに、 ＬＳＩ化が容易にできる可変等
化器を得ることを目的とする。
この発明に係る可変等化器は、線路の傾斜部特性等化用
回路として読出し専用メモリにタップ係数の組みを持つ
デジタルフィルタを用いるとともに、平坦部特性等化回
路の利得情報を初期選択として、前記デジタルフィルタ
の係数の組みを符号間干渉量が最小となる様に最適選択
する制御回路を持つものである。
回路として読出し専用メモリにタップ係数の組みを持つ
デジタルフィルタを用いるとともに、平坦部特性等化回
路の利得情報を初期選択として、前記デジタルフィルタ
の係数の組みを符号間干渉量が最小となる様に最適選択
する制御回路を持つものである。
この発明における傾斜部特性等化用回路は、平坦部特性
等化用回路からの利得情報を初期選択として係数を最適
選択する制御回路を持つデジタルフィルタを用いること
により高速、高精度、かつ安定な等化を行なうことがで
きる。
等化用回路からの利得情報を初期選択として係数を最適
選択する制御回路を持つデジタルフィルタを用いること
により高速、高精度、かつ安定な等化を行なうことがで
きる。
以下この発明の一実施ＰＩ ｔ−ＩＪについて説明する
。
。
第１図において、（１）はアナログ信号波形の入力端子
ＩＮ、＋２１は線路の平坦部特性を等化し、信号波形の
振幅を一定にする可変利得増幅器、（３）は可変利得増
幅器（２）の出力を標本化、および量子化するＡ／Ｄコ
ンバータ、（４）は読出し専用メモリ、（５）けれコン
バータ（３）の出力を入力として読出し専用メモリ（４
） Ｋ格納された係数との内積演算を行なうデジタルフ
ィルタ、（６１けａ／ｂコンバータ（３）の出力信号を
観測して、その憑幅が一定釦なる様に可変利得増幅器（
２）の利得を制御する利得制御回路、（７）は利得制御
回路（６）の出力を初期値として入力し、デジタルフィ
ルタ（５）の出力信号を観測して、デジタルフィルタ（
５１のタップ係数の組みを読出し専用メモリ（４）の中
から選択し、符号量干渉が最小になるように制御するρ
制御回路、（８）はデジタルフィルタ（５）の出力端子
である。
ＩＮ、＋２１は線路の平坦部特性を等化し、信号波形の
振幅を一定にする可変利得増幅器、（３）は可変利得増
幅器（２）の出力を標本化、および量子化するＡ／Ｄコ
ンバータ、（４）は読出し専用メモリ、（５）けれコン
バータ（３）の出力を入力として読出し専用メモリ（４
） Ｋ格納された係数との内積演算を行なうデジタルフ
ィルタ、（６１けａ／ｂコンバータ（３）の出力信号を
観測して、その憑幅が一定釦なる様に可変利得増幅器（
２）の利得を制御する利得制御回路、（７）は利得制御
回路（６）の出力を初期値として入力し、デジタルフィ
ルタ（５）の出力信号を観測して、デジタルフィルタ（
５１のタップ係数の組みを読出し専用メモリ（４）の中
から選択し、符号量干渉が最小になるように制御するρ
制御回路、（８）はデジタルフィルタ（５）の出力端子
である。
次に本発明の動作について説明する。線路特性の影響に
よって歪んだ信号波形は、入力端子（１）より可変利得
増幅器（２：に入力され、ある初期増幅率で増幅された
後、＾、均コンバータ（３）で信号のナイキスト周波数
の４倍を越える周波数で標本化、および量子化される。
よって歪んだ信号波形は、入力端子（１）より可変利得
増幅器（２：に入力され、ある初期増幅率で増幅された
後、＾、均コンバータ（３）で信号のナイキスト周波数
の４倍を越える周波数で標本化、および量子化される。
利得制御回路（６１けＡ／Ｄコンバータ（３）の数値出
力を所定の数値と比較し、可変利得増幅器（２）の利得
を制御して、負帰還増幅系を構成する。
力を所定の数値と比較し、可変利得増幅器（２）の利得
を制御して、負帰還増幅系を構成する。
ｆなわチ、Ａ−Ｄコンバータ（３）の出力が所定値よゆ
小さいとき、可変利得増幅器（２）の利得を上げ、逆に
所定値より大であれば利得を下げるように動作してＡ／
Ｄコンバータ（３１の出力振幅を一定にする。
小さいとき、可変利得増幅器（２）の利得を上げ、逆に
所定値より大であれば利得を下げるように動作してＡ／
Ｄコンバータ（３１の出力振幅を一定にする。
Ａ／Ｄコンバータ（３）の出力はまたデジタルフィルタ
（５）に入力され、読出【、専用メモリ（４）に格納さ
れた１組のタップ係数と内積演算をされて出力される。
（５）に入力され、読出【、専用メモリ（４）に格納さ
れた１組のタップ係数と内積演算をされて出力される。
すなわち、 ｈ／Ｄコンバータ（３）の出力データを
２１（１＝−Φ、・・−’、 −１，０，１・・・）と
し、デジタルフィルタ（５）のタップ数ヲＮ、第ｉ番目
のタップ係数の組みを（Ｃｉ、ｊ Ｉ ｊ＝ｘ、 ２．
・・・、Ｎ）とすると、デジタルフィルタ（５）の出力
ｙ、は となる。このデジタルフィルタ（５）が線路の傾斜線特
性等化用回路であり、その特性を決めるタップ係数の組
（Ｃｓ、ｊＩＪ＝１．２．・・・、Ｎ）は代表的線路に
ついて、一定の長さＬｍ単位に線路を増加し、長さｊ４
＝ＬＸｉ（ｍ）の線路長の特性を補償するように設定し
た値が求められ、読出し専用メモリ（４）に格納されて
いる。
２１（１＝−Φ、・・−’、 −１，０，１・・・）と
し、デジタルフィルタ（５）のタップ数ヲＮ、第ｉ番目
のタップ係数の組みを（Ｃｉ、ｊ Ｉ ｊ＝ｘ、 ２．
・・・、Ｎ）とすると、デジタルフィルタ（５）の出力
ｙ、は となる。このデジタルフィルタ（５）が線路の傾斜線特
性等化用回路であり、その特性を決めるタップ係数の組
（Ｃｓ、ｊＩＪ＝１．２．・・・、Ｎ）は代表的線路に
ついて、一定の長さＬｍ単位に線路を増加し、長さｊ４
＝ＬＸｉ（ｍ）の線路長の特性を補償するように設定し
た値が求められ、読出し専用メモリ（４）に格納されて
いる。
ｆ制御回路（７）けデジタルフィルタ（５）のタップ係
数の組を読出し専用メモリ（４）の中から選択し、線路
の傾斜部特性を等化する。すなわち、孤立パルスとみな
せる長周期のトレーニングパルスを入力し、これを可変
利得増幅器（２１と利得制御回路（６）からなる負帰還
増幅系で一定損幅に増幅した後、利得制御回路（６）の
出力の利得情報から線路の損失。
数の組を読出し専用メモリ（４）の中から選択し、線路
の傾斜部特性を等化する。すなわち、孤立パルスとみな
せる長周期のトレーニングパルスを入力し、これを可変
利得増幅器（２１と利得制御回路（６）からなる負帰還
増幅系で一定損幅に増幅した後、利得制御回路（６）の
出力の利得情報から線路の損失。
従って線路長全ヲ推定し、これに対応するデジタルフィ
ルタ（５）のタップ係数の組みを初期選択する。
ルタ（５）のタップ係数の組みを初期選択する。
次に、孤立パルスが入力される度にデジタルフィルタ（
５）の出力の孤立パルスに該当する標本点の次の標本点
における符号間干渉貴を説測し、その値が０に近づく様
にタップ係数の組みを （Ｃｏ、 ｊ ｌ ｊ＝ Ｌ ・”ｅ Ｎ）ｅ （Ｃｔ
、 １１ ｊ＝Ｌ ・・％ ＮＬ ・・” ｅ（ＣＩ、
ｊｌ ｊ ＝ １−・・・、Ｎ）の中から選択する。
５）の出力の孤立パルスに該当する標本点の次の標本点
における符号間干渉貴を説測し、その値が０に近づく様
にタップ係数の組みを （Ｃｏ、 ｊ ｌ ｊ＝ Ｌ ・”ｅ Ｎ）ｅ （Ｃｔ
、 １１ ｊ＝Ｌ ・・％ ＮＬ ・・” ｅ（ＣＩ、
ｊｌ ｊ ＝ １−・・・、Ｎ）の中から選択する。
ｉ′を特性を示す長さｔの線路の孤立パルス応答に対し
てデジタルフィルタ（５）の出力は、タップ係数の組み
がｔｃ＋、 ｊ Ｉ ｊ＝１−・・・、Ｎ）のとき第４
図に示すように実線路長ｔ〉推定線路長ｔ４＜＝Ｌ×’
ｔ＞ならば過少等化で孤立パルスと開議性の符号量干渉
となり。
てデジタルフィルタ（５）の出力は、タップ係数の組み
がｔｃ＋、 ｊ Ｉ ｊ＝１−・・・、Ｎ）のとき第４
図に示すように実線路長ｔ〉推定線路長ｔ４＜＝Ｌ×’
ｔ＞ならば過少等化で孤立パルスと開議性の符号量干渉
となり。
逆に実線路長ｔく推定線路長幹ならば過大等化で孤立パ
ルスと逆極性の符号量干渉となる。つまり、タップ係数
の組（ｃ＋、 、ｌ ｊ＝ｔ、・・・、Ｎ）の金を初期
値から単調に増加、または減少させて符号間干渉貴の符
号が変化したときのタップ係数の組みを選ぶわけである
。
ルスと逆極性の符号量干渉となる。つまり、タップ係数
の組（ｃ＋、 、ｌ ｊ＝ｔ、・・・、Ｎ）の金を初期
値から単調に増加、または減少させて符号間干渉貴の符
号が変化したときのタップ係数の組みを選ぶわけである
。
なお上記実施例ではデジタルフィルタ（５）としてＦＩ
Ｒ型のものを示したが、 ＩＩＲ型等のものでも良い
。また符号間干渉量として波形のピーク位置から１タイ
ムスロツト後のものを観測しているが。
Ｒ型のものを示したが、 ＩＩＲ型等のものでも良い
。また符号間干渉量として波形のピーク位置から１タイ
ムスロツト後のものを観測しているが。
一般ＫＭタイムスロット（Ｍ：整数）後のものを東側し
ても同様の制御手順を用いることができる。
ても同様の制御手順を用いることができる。
以上の様にこの発明によれば、伝送線路の傾斜線特性等
化用回路をデジタルフィルタで構成し。
化用回路をデジタルフィルタで構成し。
さらに平坦特性等化用回路からの利得情報を初期値とし
て、符号間干渉量が最小になる様に予め用意されたフィ
ルタ係数を最適選択することたより。
て、符号間干渉量が最小になる様に予め用意されたフィ
ルタ係数を最適選択することたより。
高速高精度かつ安定な等化結果が得られ、またアナログ
素子を使わないことから回路のＬＳＩ化も容易に行なえ
るという効果がある。
素子を使わないことから回路のＬＳＩ化も容易に行なえ
るという効果がある。
第１図はこの発明の一実施例による可変等化器を示すブ
ロック崗、第２図は伝送線路の周波数−損失特性を示す
図、第３図は従来の可変等化器を示すブロック図、第４
図は波形等化の様子を示す出力波形１ＰＩｌｔ−示す図
である。 （１）Ｆｉ入力端子、（２）は可変利得増幅器、（３１
はＡ／１）コンバータ、（４）は読出し専用メモリ、（
５）はデジタルフィルタ、（６）は利得制御回路、 （
７１１′ｉρ制御回路。 ＧＥＱは傾斜線特性等化用回路、 ＬＤ↑け両波整流
回路、 ＰＤＴけ゛ビーク検出回路、 ＰＣＮはパ
ルス制御回路、 ＧＣＮは計数回路。 ゛なお０図中、同一符号は同一、又は相当部分を示す。
ロック崗、第２図は伝送線路の周波数−損失特性を示す
図、第３図は従来の可変等化器を示すブロック図、第４
図は波形等化の様子を示す出力波形１ＰＩｌｔ−示す図
である。 （１）Ｆｉ入力端子、（２）は可変利得増幅器、（３１
はＡ／１）コンバータ、（４）は読出し専用メモリ、（
５）はデジタルフィルタ、（６）は利得制御回路、 （
７１１′ｉρ制御回路。 ＧＥＱは傾斜線特性等化用回路、 ＬＤ↑け両波整流
回路、 ＰＤＴけ゛ビーク検出回路、 ＰＣＮはパ
ルス制御回路、 ＧＣＮは計数回路。 ゛なお０図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- 信号伝送線路が示す周波数−損失特性を等化する可変等
化器において、前記特性の平均損失を等化して信号の振
幅を一定にする可変利得増幅器と、前記可変利得増幅器
の出力を標本化周波数が受信信号に独立し、かつ受信信
号のナイキスト周波数の４倍を越える周波数で標本化と
量子化をする、コンバータと、前記Ａ／Ｄコンバータの
数値出力信号を入力し、読出し専用メモリに格納された
タップ係数の組みと内積演算を行うデジタルフィルタと
、前記Ａ／Ｄコンバータの数値出力信号を入力し、その
振幅が一定になるように前記可変利得増幅器の利得を切
替える第１の制御回路と、前記第１の制御回路の出力を
初期選択として入力し、前記デジタルフィルタの出力信
号の符号間干渉量が最小になるタップ係数の組みを読出
し専用メモリの中から選択する第２の制御回路とを具備
することを特徴とする可変等化器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7967586A JPS62235828A (ja) | 1986-04-07 | 1986-04-07 | 可変等化器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7967586A JPS62235828A (ja) | 1986-04-07 | 1986-04-07 | 可変等化器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62235828A true JPS62235828A (ja) | 1987-10-16 |
Family
ID=13696767
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7967586A Pending JPS62235828A (ja) | 1986-04-07 | 1986-04-07 | 可変等化器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62235828A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02298157A (ja) * | 1989-05-12 | 1990-12-10 | Nec Corp | 帯域内信号装置 |
| JP2009531974A (ja) * | 2006-03-28 | 2009-09-03 | エントロピック・コミュニケーションズ・インコーポレイテッド | 高品位マルチメディアインタフェース |
-
1986
- 1986-04-07 JP JP7967586A patent/JPS62235828A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02298157A (ja) * | 1989-05-12 | 1990-12-10 | Nec Corp | 帯域内信号装置 |
| JP2009531974A (ja) * | 2006-03-28 | 2009-09-03 | エントロピック・コミュニケーションズ・インコーポレイテッド | 高品位マルチメディアインタフェース |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5398029A (en) | Sampling rate converter | |
| US7301391B2 (en) | Filtering variable offset amplifier | |
| JPS6162241A (ja) | スイツチトキヤパシタ自動線路等化器 | |
| EP0388958A2 (en) | Gain/phase compensation circuit for use in servo control system of optical disk device | |
| JP2941331B2 (ja) | π／４シフトＱＰＳＫ変調器及びそれを用いた通信装置 | |
| US4233500A (en) | Method and apparatus for providing a digital output in response to an analog input and for providing an analog output in response to a digital input | |
| JPS62235828A (ja) | 可変等化器 | |
| EP0128287B1 (en) | Analog adaptive magnitude equalizer | |
| US6545567B1 (en) | Programmable analog tapped delay line filter having cascaded differential delay cells | |
| JP3087314B2 (ja) | 適応型フィルタ | |
| KR100237140B1 (ko) | 출력 보상 능력을 가진 적분기 | |
| JPH05291985A (ja) | 振幅等化器 | |
| JP3434786B2 (ja) | 振幅検出回路 | |
| JPS63182919A (ja) | 線路等化回路 | |
| JP2978513B2 (ja) | 自動等化装置 | |
| JPH04150107A (ja) | 線路等化器 | |
| JPH0946275A (ja) | 適応型波形等化器 | |
| CA1141862A (en) | Method and apparatus for providing a digital output in response to an analog input and for providing and analog output in response to a digital output | |
| JPS589415A (ja) | 自動等化器 | |
| JPS63254831A (ja) | デイジタル可変等化器 | |
| JPH0629788A (ja) | 自動等化装置 | |
| JP2001285026A (ja) | 時定数切換回路および波形成形回路 | |
| JPS63112872A (ja) | 波形等化回路 | |
| JPH01220268A (ja) | 波形等化器 | |
| JP2001218236A (ja) | Ｄｖｄジッタ計測用ブースト量可変イコライザ |