JPS62234361A - 電圧発生回路 - Google Patents
電圧発生回路Info
- Publication number
- JPS62234361A JPS62234361A JP61078554A JP7855486A JPS62234361A JP S62234361 A JPS62234361 A JP S62234361A JP 61078554 A JP61078554 A JP 61078554A JP 7855486 A JP7855486 A JP 7855486A JP S62234361 A JPS62234361 A JP S62234361A
- Authority
- JP
- Japan
- Prior art keywords
- inverters
- ring oscillator
- substrate
- stages
- node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 5
- 239000000758 substrate Substances 0.000 abstract description 26
- 239000000872 buffer Substances 0.000 abstract description 13
- 239000003990 capacitor Substances 0.000 abstract description 5
- 230000003321 amplification Effects 0.000 abstract 1
- 238000003199 nucleic acid amplification method Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 241000272201 Columbiformes Species 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、たとえば、ダイナミックランダムアクセスメ
モリ （以下、Ｄ−ＲＡＭという）を本体として有する
半導体装置の基板に所定電位を与えるのに好適な電圧発
生回路に関するものである。
モリ （以下、Ｄ−ＲＡＭという）を本体として有する
半導体装置の基板に所定電位を与えるのに好適な電圧発
生回路に関するものである。
従来の技術
半導体装置の基板に所定電位を与えるための電圧発生回
路は奇数段のインバータからなるリングオシレータと、
リングオシレータの出力を増幅する１個の手段と、°基
板への電荷注入をする手段とからなる回路構成のものが
よく知られている。この種の従来例を第３図に示し、第
３図に示された各ノードの電圧波形全第４図ａ、 ｂ
、 ｃに示す。
路は奇数段のインバータからなるリングオシレータと、
リングオシレータの出力を増幅する１個の手段と、°基
板への電荷注入をする手段とからなる回路構成のものが
よく知られている。この種の従来例を第３図に示し、第
３図に示された各ノードの電圧波形全第４図ａ、 ｂ
、 ｃに示す。
従来は第３図に示すように７段インバータＸｔ＋〜Ｌｙ
からなるリングオシレータの発振周期に同期して、イン
バータＩＩ＋の出力（ノードＮ１１）を増幅する手段（
以下バッファと示す。）Ｂｌｏの出力”００１はハイ
（′Ｈ”）レベルとロウ（Ｌ”）レベルを交互に繰返す
Ｏｐ型基板の場合、バッファＢ１０の出力ＶｏＨ）が″
Ｈ″レベルの期間、コンデンサＣ１０の対向電極のノー
ドＮＢ １０は接地電位よりも絶縁ゲート形電界効果ト
ランジスタ（以下、ＭＩＳＦＫＴ）Ｑｌｏのしきい値電
圧Ｖｒだけ高い電位を保つ。バッファＢ１０の出力ｖｏ
ｌがＬ”レベルになるとコンデンーサＣ１０のカップリ
ングにより、ノードＮＢ１ｏは負方向に変化１、基板Ｓ
ＵＢの電位よりもさらにＭＩＳＦＥＴＱｌｌのしきい値
電圧以上低くなると、同ＭｒＳＦＥＴ Ｑｌ １は導通
し、／−）’ＮＢ１０から基板へ電子が注入され、負の
基板電位が発生する。バッファＢ１ｏの出力ｖ０１０が
再び１ｖレベルになるとコンデンサＧ１ｏのカップリン
グによりノードＮＢ１ｏの電位は上昇し、ＭＩＳＦＩ！
ＴＱ１０のしきい値電圧より高くなると、同Ｍ Ｉ ８
Ｆ ＩＣＴ Ｑ１ｏｉｄ導通し、ノードＮＢ１０には
電子が貯えられ、次回の基板への注入に備えられる。
からなるリングオシレータの発振周期に同期して、イン
バータＩＩ＋の出力（ノードＮ１１）を増幅する手段（
以下バッファと示す。）Ｂｌｏの出力”００１はハイ
（′Ｈ”）レベルとロウ（Ｌ”）レベルを交互に繰返す
Ｏｐ型基板の場合、バッファＢ１０の出力ＶｏＨ）が″
Ｈ″レベルの期間、コンデンサＣ１０の対向電極のノー
ドＮＢ １０は接地電位よりも絶縁ゲート形電界効果ト
ランジスタ（以下、ＭＩＳＦＫＴ）Ｑｌｏのしきい値電
圧Ｖｒだけ高い電位を保つ。バッファＢ１０の出力ｖｏ
ｌがＬ”レベルになるとコンデンーサＣ１０のカップリ
ングにより、ノードＮＢ１ｏは負方向に変化１、基板Ｓ
ＵＢの電位よりもさらにＭＩＳＦＥＴＱｌｌのしきい値
電圧以上低くなると、同ＭｒＳＦＥＴ Ｑｌ １は導通
し、／−）’ＮＢ１０から基板へ電子が注入され、負の
基板電位が発生する。バッファＢ１ｏの出力ｖ０１０が
再び１ｖレベルになるとコンデンサＧ１ｏのカップリン
グによりノードＮＢ１ｏの電位は上昇し、ＭＩＳＦＩ！
ＴＱ１０のしきい値電圧より高くなると、同Ｍ Ｉ ８
Ｆ ＩＣＴ Ｑ１ｏｉｄ導通し、ノードＮＢ１０には
電子が貯えられ、次回の基板への注入に備えられる。
発明が解決しようとする問題点
従来の技術では、基板への電荷注入は、１個のバッファ
により行なわれるため、全期間の約半分の期間行なわれ
るにすぎず、残り半分は基板への電荷注入に行なわれな
い。一方、基板に注入された電荷は基板上に設けられた
本体回路が動作することにより消費される。例えば、Ｄ
−ＲＡＭのような高速で動作する本体回路とともに従来
の基板電位発生回路を用いると、基板への電荷注入が行
なわれていない期間にメモリ動作が行なわれてしまい基
板内に注入された電荷が消費され、基板電位が低下する
。基板電位発生回路による基板への電荷注入と、基板上
に設けられ九本体回路による注入された電荷の消費とは
、互いに独立に行なわれるため、本体回路が消費する電
荷を常時、基板電位発生回路から補給することは不可能
である。
により行なわれるため、全期間の約半分の期間行なわれ
るにすぎず、残り半分は基板への電荷注入に行なわれな
い。一方、基板に注入された電荷は基板上に設けられた
本体回路が動作することにより消費される。例えば、Ｄ
−ＲＡＭのような高速で動作する本体回路とともに従来
の基板電位発生回路を用いると、基板への電荷注入が行
なわれていない期間にメモリ動作が行なわれてしまい基
板内に注入された電荷が消費され、基板電位が低下する
。基板電位発生回路による基板への電荷注入と、基板上
に設けられ九本体回路による注入された電荷の消費とは
、互いに独立に行なわれるため、本体回路が消費する電
荷を常時、基板電位発生回路から補給することは不可能
である。
このため、本体回路の毎動作ごとに基板電位のふるまい
が異なり、安定な動作を阻害するという問題点を有して
いた。
が異なり、安定な動作を阻害するという問題点を有して
いた。
問題点を解決するための手段
本発明は奇数段のインバータを環状に直列接続したリン
グオシレータと、前記リングオシレータの発振周期に同
期して互いに逆位相で動作する２個の前記インバータの
各出力をおのおの増幅する一対の増幅手段を備えた電圧
発生回路である。
グオシレータと、前記リングオシレータの発振周期に同
期して互いに逆位相で動作する２個の前記インバータの
各出力をおのおの増幅する一対の増幅手段を備えた電圧
発生回路である。
作用
本発明では一対の増幅手段’ｆ ＩＪソングシレータに
同期して、互いに逆位相で動作することにより、常時ど
ちらか一方のバッファにより基板への電荷注入が行なえ
るため、本体回路の動作による電荷の消費を補給できる
。
同期して、互いに逆位相で動作することにより、常時ど
ちらか一方のバッファにより基板への電荷注入が行なえ
るため、本体回路の動作による電荷の消費を補給できる
。
そのため、本体回路の動作も安定する。
実施例
本発明の実施例回路構成を第１図に示し、同図中の各ノ
ードの電圧波形を第２図ａ、 ｂ、 ｃに示す。リ
ングオシレータはインバータ１１〜Ｉ７ の７段で構成
されているが、３段以上の奇数段ならば何段でもよい。
ードの電圧波形を第２図ａ、 ｂ、 ｃに示す。リ
ングオシレータはインバータ１１〜Ｉ７ の７段で構成
されているが、３段以上の奇数段ならば何段でもよい。
しかし、段数が少ないと動作が不安定になる。第１のバ
ッファＢ１はインバータエ１により駆動され、第２のバ
ッファＢ２はインバータＩ７により駆動される。インバ
ータ１１とエフの各出力は第２図に示すように互いに逆
位相であり、それぞれ、バッファＢ１．Ｂ２で増幅、波
形整形され次出力Ｖｏ１．Ｖｏ２とも、第２図に示すよ
うに、互いに逆位相で、かつ、リングオシレータの発振
周期に同期している。ノードＮＢ１．同ＮＢ２にはそれ
ぞれコンデンサ０１，０２を介して、各出力Ｖｏ１．
ＶＯ２の電圧変化が伝えられる。そして、各ノードＮＢ
１．ＮＢ２は、それぞれ負方向に電位が下ったとき、基
板へ電荷注入を行なうことから、本発明では常時基板へ
電荷注入を行なうことができる。
ッファＢ１はインバータエ１により駆動され、第２のバ
ッファＢ２はインバータＩ７により駆動される。インバ
ータ１１とエフの各出力は第２図に示すように互いに逆
位相であり、それぞれ、バッファＢ１．Ｂ２で増幅、波
形整形され次出力Ｖｏ１．Ｖｏ２とも、第２図に示すよ
うに、互いに逆位相で、かつ、リングオシレータの発振
周期に同期している。ノードＮＢ１．同ＮＢ２にはそれ
ぞれコンデンサ０１，０２を介して、各出力Ｖｏ１．
ＶＯ２の電圧変化が伝えられる。そして、各ノードＮＢ
１．ＮＢ２は、それぞれ負方向に電位が下ったとき、基
板へ電荷注入を行なうことから、本発明では常時基板へ
電荷注入を行なうことができる。
発明の効果
本発明によれば基板電位発生のための基板への電荷注入
を常時性なうことができる。そのため本体回路が動作し
、電荷が消費されても常に補給できる。すなわち本体回
路による基板への影響を低減することにより本体回路の
動作が安定する。
を常時性なうことができる。そのため本体回路が動作し
、電荷が消費されても常に補給できる。すなわち本体回
路による基板への影響を低減することにより本体回路の
動作が安定する。
第１図は本発明の実施例電圧発生回路の回路構成図、第
２図は第１図示回路の各ノードのタイミング図、第３図
は従来の電圧発生回路の回路構成図、第４図は第３図示
回路の各ノードのタイミング図である。 工１〜エフ・・・・・・インバータ、＆１．Ｂ２・・・
・・・バッファ、０１．Ｃ２・・・・・・コンデンサ、
Ｑ１〜Ｑ４・・・・・・ＶＯ５）ランジスタ。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名ｒＩ
Ｘｒクー−”インバゝグ 第１図 Ｂ＋、Ｂｔ−／ゞソ″Ｃ＋、 Ｃ２−
−−フンｔ゛ンヅ Ｑ１９α←−Ｍｏｓ’ｈラソグスタ Ｎ＋、ｈ、に、ｍ、鶴葡、４ｔ、ｔｆｈ−−各）−Ｈ％
５ｕｓ−−一基板 ５（Ｊｆ５ 第２図 ＶｒＨ−・〜Ｍθ５ドランジ又ター乙き〜゛４１肩ン三
第 ３ 図 ７ＩＨｓｌ
ｎ−−−４７ｔ（−ｑＴｈｅ−−バブ７ア Ｃｌ０−−−フッｆ°ンプ Ｑｌｍ、翻−ＭＤ３ トフソジスタ １ｄＩＨ，Ｎｎ、〜も、、、５Ｂｐｔｐ−−−ｊｆｐ、
ツードブ（１０Ｂ 第４図
２図は第１図示回路の各ノードのタイミング図、第３図
は従来の電圧発生回路の回路構成図、第４図は第３図示
回路の各ノードのタイミング図である。 工１〜エフ・・・・・・インバータ、＆１．Ｂ２・・・
・・・バッファ、０１．Ｃ２・・・・・・コンデンサ、
Ｑ１〜Ｑ４・・・・・・ＶＯ５）ランジスタ。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名ｒＩ
Ｘｒクー−”インバゝグ 第１図 Ｂ＋、Ｂｔ−／ゞソ″Ｃ＋、 Ｃ２−
−−フンｔ゛ンヅ Ｑ１９α←−Ｍｏｓ’ｈラソグスタ Ｎ＋、ｈ、に、ｍ、鶴葡、４ｔ、ｔｆｈ−−各）−Ｈ％
５ｕｓ−−一基板 ５（Ｊｆ５ 第２図 ＶｒＨ−・〜Ｍθ５ドランジ又ター乙き〜゛４１肩ン三
第 ３ 図 ７ＩＨｓｌ
ｎ−−−４７ｔ（−ｑＴｈｅ−−バブ７ア Ｃｌ０−−−フッｆ°ンプ Ｑｌｍ、翻−ＭＤ３ トフソジスタ １ｄＩＨ，Ｎｎ、〜も、、、５Ｂｐｔｐ−−−ｊｆｐ、
ツードブ（１０Ｂ 第４図
Claims (1)
- 奇数段のインバータを環状に直列接続したリングオシレ
ータと、前記リングオシレータの発振周期に同期して互
いに逆位相で動作する２個の前記インバータの各出力を
おのおの増幅する一対の増幅手段とを備えた電圧発生回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61078554A JPS62234361A (ja) | 1986-04-04 | 1986-04-04 | 電圧発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61078554A JPS62234361A (ja) | 1986-04-04 | 1986-04-04 | 電圧発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62234361A true JPS62234361A (ja) | 1987-10-14 |
Family
ID=13665134
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61078554A Pending JPS62234361A (ja) | 1986-04-04 | 1986-04-04 | 電圧発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62234361A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04249359A (ja) * | 1991-02-05 | 1992-09-04 | Mitsubishi Electric Corp | 基板バイアス発生装置 |
-
1986
- 1986-04-04 JP JP61078554A patent/JPS62234361A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04249359A (ja) * | 1991-02-05 | 1992-09-04 | Mitsubishi Electric Corp | 基板バイアス発生装置 |
| US5247208A (en) * | 1991-02-05 | 1993-09-21 | Mitsubishi Denki Kabushiki Kaisha | Substrate bias generating device and operating method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4455628A (en) | Substrate bias generating circuit | |
| JPH06224702A (ja) | 電圧乗算器を駆動するための昇圧フェーズ発振器 | |
| US4209715A (en) | Logic circuit | |
| JPS60198620A (ja) | Ｌｓｉ化したタイミング発生回路 | |
| JPS62234361A (ja) | 電圧発生回路 | |
| US20050057316A1 (en) | Hyper-ring oscillator | |
| JPH1145574A (ja) | 半導体記憶装置 | |
| JPH0683065B2 (ja) | 分周回路 | |
| JPS54148464A (en) | Pulse generating circuit | |
| CN210490800U (zh) | 一种基于延迟单元的低成本倍频发生器 | |
| JPH01110758A (ja) | 基板バイアス発生回路 | |
| JPS6069896A (ja) | ダイナミック型の半導体記憶装置 | |
| JPS5930340B2 (ja) | バイアス電圧発生装置 | |
| Basu et al. | Simplified clock voltage doubler | |
| JPS6351716A (ja) | ラツチ回路 | |
| JPH01183147A (ja) | 基板電位発生回路 | |
| JPS61193475A (ja) | 基板電圧発生回路 | |
| JPH0799625B2 (ja) | 基板バイアス電圧発生器 | |
| JPS6218116A (ja) | フリップフロップ回路 | |
| JPS5829656B2 (ja) | 論理回路 | |
| JP3529585B2 (ja) | 信号制御回路、波形発生回路、及び信号多重化回路 | |
| GB1192616A (en) | Bipolar Pulse Generating Circuits | |
| SU649131A1 (ru) | Многофазный мультивибратор | |
| SU175313A1 (ru) | Динамический триггер | |
| JPS6359017A (ja) | パルス発生回路 |