JPS62232192A - 多層プリント回路板の製造方法 - Google Patents
多層プリント回路板の製造方法Info
- Publication number
- JPS62232192A JPS62232192A JP7420486A JP7420486A JPS62232192A JP S62232192 A JPS62232192 A JP S62232192A JP 7420486 A JP7420486 A JP 7420486A JP 7420486 A JP7420486 A JP 7420486A JP S62232192 A JPS62232192 A JP S62232192A
- Authority
- JP
- Japan
- Prior art keywords
- printed circuit
- multilayer printed
- copper
- circuit board
- manufacture
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 27
- 229910052802 copper Inorganic materials 0.000 claims description 25
- 239000010949 copper Substances 0.000 claims description 25
- 239000000853 adhesive Substances 0.000 claims description 11
- 230000001070 adhesive effect Effects 0.000 claims description 11
- 238000007747 plating Methods 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 6
- 239000011347 resin Substances 0.000 claims description 4
- 229920005989 resin Polymers 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 3
- 238000005516 engineering process Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- 238000007788 roughening Methods 0.000 description 3
- 239000011889 copper foil Substances 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910000831 Steel Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は多層プリント回路板の製造工法に係り、特に接
着強度の向上に好影秤をもたらす方法に関するものであ
る。
着強度の向上に好影秤をもたらす方法に関するものであ
る。
多層プリント回路板は、一般的に絶縁基板に銅箔を接着
した銅張り積層板の不要部分の銅箔をエンチング除去し
て回路パターンを形成した後、銅と樹脂との接着力を高
める目的で、銅表面の粗化、酸化膜の形成処理を行う。
した銅張り積層板の不要部分の銅箔をエンチング除去し
て回路パターンを形成した後、銅と樹脂との接着力を高
める目的で、銅表面の粗化、酸化膜の形成処理を行う。
最近は回路の高密度化にともない、内層回路パターン形
成に無電解銅めっきを用いる工法(アディティブ工法)
が採用されている。無電解めっき銅は、めっき直後では
内部応力が残っている。この無電解めっき銅で回路パタ
ーンを形成した内層基板に樹脂との接着強度を強くする
ための表面処理(粗化と酸化膜の形成)を施した後多層
化接着したとき、接着時の温度で無″ItK解めっき銅
の応力緩和が起こりそのとき樹脂も硬化収縮するので、
無電解めっき銅表面に形成された酸化膜がむしり取られ
、接着強度の低下につながる。無電解めっき銅を用いた
工法については、微細パターン形成については配慮され
ているが、多層化接着時の接着力低下防止については配
慮されていなかった。
成に無電解銅めっきを用いる工法(アディティブ工法)
が採用されている。無電解めっき銅は、めっき直後では
内部応力が残っている。この無電解めっき銅で回路パタ
ーンを形成した内層基板に樹脂との接着強度を強くする
ための表面処理(粗化と酸化膜の形成)を施した後多層
化接着したとき、接着時の温度で無″ItK解めっき銅
の応力緩和が起こりそのとき樹脂も硬化収縮するので、
無電解めっき銅表面に形成された酸化膜がむしり取られ
、接着強度の低下につながる。無電解めっき銅を用いた
工法については、微細パターン形成については配慮され
ているが、多層化接着時の接着力低下防止については配
慮されていなかった。
なお関連する技術として、近代科学社発行の「プリント
回路ハンドブック」に記載された技術がある。
回路ハンドブック」に記載された技術がある。
−上記従来の技術は、無電解めっき銅の内部残留応力に
よる接着力低下の点について配慮されておらず、層間剥
離の問題があった。
よる接着力低下の点について配慮されておらず、層間剥
離の問題があった。
本発明の目的は、Jl付(5μ−以上)、!電解銅めっ
き銅で回路パターンを形成した多層プリント回路板の接
着強度を向上することにある。
き銅で回路パターンを形成した多層プリント回路板の接
着強度を向上することにある。
上記の目的は、厚付無電解めっき銅の上に数μ―(1〜
5μm)の電解めっき銅をすることにより達成される。
5μm)の電解めっき銅をすることにより達成される。
絶縁基板上にノリ付無電解銅めっきをし、その上に簿い
電解銅めっきをした後回路パターンを形成する工法にお
いて、無電解銅めっきは微細回路パターンを形成するこ
とができ、電解銅めっきは、多層化接着時の無電解銅め
っきの応力緩和の挙動を吸収し、接着強度の劣化を防止
する。
電解銅めっきをした後回路パターンを形成する工法にお
いて、無電解銅めっきは微細回路パターンを形成するこ
とができ、電解銅めっきは、多層化接着時の無電解銅め
っきの応力緩和の挙動を吸収し、接着強度の劣化を防止
する。
〔実施例〕
第1図は本発明による内層回路基板と、接着剤のプリプ
レグをはさんだときの実施例を示す。
レグをはさんだときの実施例を示す。
絶縁基材1にノリ付無電解銅めっき3を30μl付け、
その上にビロリン酸系の電解銅めっきノ1を3μ11〜
5μI付けた後パターン形成を行なう。その後、+:A
脂との接着強度を増すための粗化、酸化膜の形成処理を
行ない、プリプレグ2をはさんで加熱、加圧しながら多
層化接着する。従来のq ;1解めっき銅だけでパター
ン形成した面の接着強度は、0.6kg/Jであるのに
対し、本実施例によると、0.8 kg/cd〜1.1
kg/adの接着強度が71シられている。
その上にビロリン酸系の電解銅めっきノ1を3μ11〜
5μI付けた後パターン形成を行なう。その後、+:A
脂との接着強度を増すための粗化、酸化膜の形成処理を
行ない、プリプレグ2をはさんで加熱、加圧しながら多
層化接着する。従来のq ;1解めっき銅だけでパター
ン形成した面の接着強度は、0.6kg/Jであるのに
対し、本実施例によると、0.8 kg/cd〜1.1
kg/adの接着強度が71シられている。
本発明によれば、厚付無電解めっき銅の上に極く薄い電
解めっき銅を付けることにより、多層化接着時の高温で
起こる無電解めっき銅の応力緩和挙動を表面上の電解め
っき銅が収縮して、多層化接着時の樹脂との接着力を3
0%〜80%高める効果がある。
解めっき銅を付けることにより、多層化接着時の高温で
起こる無電解めっき銅の応力緩和挙動を表面上の電解め
っき銅が収縮して、多層化接着時の樹脂との接着力を3
0%〜80%高める効果がある。
第1図は本発明による一実施例の多層化時の縦断面図で
ある。 1・・絶縁基材、2・・・プリプレグ、3・・・無電解
めつき銅、4・・・電解めっき鋼。 (・
ある。 1・・絶縁基材、2・・・プリプレグ、3・・・無電解
めつき銅、4・・・電解めっき鋼。 (・
Claims (1)
- 1、絶縁基板に厚付けの無電解銅めっき(5μm以上)
をし、その上に極く薄い電解銅めっき(1〜5μm)を
した後回路パターン形成を行ない、前記回路パターンを
形成した基板の表面に樹脂との接着力を増す目的の処理
を行なった後、該基板とプリプレグを重ね合わせ多層化
接着する多層プリント回路板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7420486A JPS62232192A (ja) | 1986-04-02 | 1986-04-02 | 多層プリント回路板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7420486A JPS62232192A (ja) | 1986-04-02 | 1986-04-02 | 多層プリント回路板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62232192A true JPS62232192A (ja) | 1987-10-12 |
Family
ID=13540420
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7420486A Pending JPS62232192A (ja) | 1986-04-02 | 1986-04-02 | 多層プリント回路板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62232192A (ja) |
-
1986
- 1986-04-02 JP JP7420486A patent/JPS62232192A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7681310B2 (en) | Method for fabricating double-sided wiring board | |
JPS58108785A (ja) | プリント回路製品およびその製造方法 | |
JPS62230091A (ja) | 配線板の製造法 | |
JP3441368B2 (ja) | 多層配線基板およびその製造方法 | |
JP2002076578A (ja) | プリント配線板及びその製造方法 | |
JP2002158445A (ja) | リジッドフレックスプリント配線板及びその製造方法 | |
JPS58154294A (ja) | 剥離方法 | |
JP2003273509A (ja) | 配線基板およびその製造方法 | |
JP2579960B2 (ja) | 多層印刷配線板の製造法 | |
JPS62232192A (ja) | 多層プリント回路板の製造方法 | |
JP2002124762A (ja) | 多層プリント配線板の製造方法 | |
JPS63182886A (ja) | プリント配線板およびその製法 | |
JPS6113400B2 (ja) | ||
JP3071722B2 (ja) | 多層印刷配線板の製造方法 | |
JPH05110254A (ja) | 多層プリント配線板の製造方法 | |
JP3543348B2 (ja) | 多層配線板の製造法 | |
JPS61140194A (ja) | 多層回路板とその製造方法 | |
JP2000022330A (ja) | 多層配線基板およびその製造方法 | |
JP2000133942A (ja) | 多層プリント配線板 | |
JPS62128596A (ja) | リジッド型多層プリント回路基板の製造方法 | |
JPH02164094A (ja) | 印刷配線板の製造方法 | |
JPH01270396A (ja) | 多層配線基板 | |
JP2002353582A (ja) | 樹脂付き金属箔ならびに多層プリント配線板およびその製造方法 | |
JPH01244854A (ja) | 電気積層板の製造方法 | |
JPS6050989A (ja) | 印刷回路板の製造方法 |