JPS6222478A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特に半導体装ｍ回路装置（
以下、ＩＣという）における縦型トランジスタに関する
。

〔従来の技術〕

従来、ＩＣにおけるＰＮＰ）ラノジスタとしては横型Ｐ
ＮＰ　トランジスタ及び縦型トランジスタが実用化され
ているが周波数特性及び入電Ｒ特性が要求される場合に
は縦型ＰＮＰ　トランジスタが有利である。これは縦型
ＰＮＰ）ランジスタが横型ＰＮＰ）ランジスタに比べて
所望のエミッタ・コレクタ間耐圧ＢＹＯＢＯの確保に対
しベース幅ＷＢｔ−小さく設定できるため高電流増暢軍
の実現と高利得帯域幅積の実現が可能となるからである
。又横型ＰＮＰ）ランジスタに比べてエミッタ形状効果
による同一素子サイズにおける市流容貴が大きく、所望
電流を流すための素子サイズが小さくて済むからである
。

縦型ＰＮ）’）ランジスタは第３図に示す構造をしてお
り以下の様にして形成される。まずト斂半導体基板１０
表面よりを型第２埋込層３を形成し、次にＰ型第３埋込
層４ａ、４ｂを形成した後、ｆ型エピタキシャルＲ５ｔ
−形成する。この場合第２埋込層を形成する不純物は第
３埋込層４ａ、４ｂを形成する不純物の拡散係数よシも
小さいものを選定する。ここで第３埋込＃４ａは縦型Ｐ
ＮＰ　トランジスタのコレクタ領域の一部となるＰｆｆ
ｉ第１コレクタ領域を形成する。次に縦型ＰＮＰ　ｌ−
ラ／ジスタのコレクタ領域の一部となるｆＪ第２コレク
タ領域６ａと島佃域を絶縁分離するための？搬絶縁分離
領域６ｂを同時に形成する。このとき第３埋込層４ａ及
び４ｂは第２コレクタ領域６ａ及び絶縁分離領域６ｂと
各々連続する様に形成される。次にｔ型ベースコンタク
ト領域７を形成し、その後ｒ型エミッタ頌域８を形成し
最後にエミッタ・ベース及びコレクタ領域のコンタクト
開口領域の酸化膜をエツチングし各々の電極１０，１１
゜１２を形成する。

〔発明が解決しようとする間亀点〕 かかる縦型ＰＮＰ）ランジスタの高耐圧化に対してはエ
ミッタ・コレクタ間耐圧ＢＶｏＢｏ　を確保する丸めに
ベース幅ＷＢｔ−大きく設定する必要があシ、エピタキ
シャル１厚が厚くなってしまう。そのため絶縁分離のた
めの熱処理時間が増え拡散係数の大きい不純物で形成さ
れる第３埋込層が拡散係数の小さい不純物で形成される
第２ａ込層を基板方向で追い越してしまい、その結果コ
レクタ・基板間耐圧ＢＶｏｓが低下してしまうという問
題が起こった。第４図は縦型ＰＮＰ）う／ジスタを高耐
圧化した場合の断面図、纂５図は第４図のＢ　−Ｂ’断
面での不純物濃度プロファイルを示す。累３図及び　　
　　　　。

第４幽から判る様に上述した縦型ＰＮＰトランジスタに
おいては第３埋込層が基板方向で第２埋込膚を追い越し
てしまうために基板の実効改度が上昇して第２埋込層と
基板との耐圧が低下しコレクタ・基板間耐圧Ｂｖ０８が
低下するという欠点があった。

本発明はかかる問題点を解決するためになされたもので
あシ縦型トランジスタの高耐圧化に対しコレクタ基板間
耐圧の高耐圧化を容易に実現し得る半導体装置を提供す
ることを目的とする。

〔問題ｌ：？を解決するための手段〕

本発明の半導体装置は一導電型の半導体基板と前記半導
体基板上に形成された他の導電型のエピタキシャル層と
前記半導体基板と前記エピタキシャル層との境界近傍に
形成された他の導電型の第１埋込層と前記半導体基板と
前記エピタキシャル層との境界近傍に形成されしかも前
記半導体基板高濃度の第２埋込層と前記エピタキシャル
層と前記第１埋込＃表面若しくは前記第２埋込層表面と
の境界近傍に形成されしかも第１及び第２埋込層の内側
に形成された一４電型でかつ前記第１ｎ込層よシも高濃
度の第３埋込層とを有して構成される。又前記第１埋込
屡の内部に形成され前記第２埋込層裏面と前記第１埋込
層との境界近傍に同時に形成された一導電型でかつ前記
第１埋込層よシもＷ１濃度のｆｘ３埋込層全有して構成
することもできる。

〔実施例〕

以下、図面を参照して本発明を説明する。第１図は本発
明の一実施例を示す縦型ＰＮＰ　トランジスタの断面図
である。尚ｍ３図ヒ同−機能部は同一番号で示しである
。

まず、ｆ型基板ｌの裏面よシＮ型第１埋込層２を例えば
、Ｐのイオン注入によシ深く形成し次に第１埋込層２の
表面よシを型第２埋込層３を例えばＳｂ又はＡｓの拡散
によりＷＬｌ埋込層２よりも高旋度で浅く形成する。こ
の場合第２埋込層３は第１埋込Ｎｊ２を内側に含むよう
に形成しても良く、又第１埋込層２に拡散係数の大きい
不純物を用いればＷＬｌ埋込層２と第２埋込層３の形成
工程を入れ換えても良い。次にＰ型第３埋込層４ａｔ−
第２埋連層３表面より例えばＨｃｉ！Ｊの拡散により第
１埋込層２よりも高濃度で形成しその後、頴型エピタキ
シャル層５を気相厄長によ多形成する。尚第３埋込層４
ａは最・終的構造としては第１埋込層２及び第２埋込層
３の内側に形成されなければならない。

エピタキシャル層５の形既後は前述の従来例通シである
から省略する。かつ最終的には第１図に示すように基板
方向においてＷＩＪ３埋込層４ａが第２埋込＃３を追い
越しても第１埋込ｐ＃Ｍ２は第３埋込層４ａよりも深く
形成されているから基板の実効′ＩＩｋ度の上昇はなく
なる。

第２図は本発明の一実施例を示す縦型）’ＮＰ）ランジ
スタの第１図の八−に断面の不純物濃度プロファイルを
示す。第２図からも基板方向において第３埋込層４ａが
第２埋込漕３を追い越しても、基板１との間に第１埋込
層２が形成され基板の実効濃度の上昇を防止しているこ
とが判る。

〔発明の効果〕

以上説明した様に本発明においては、縦型ＰＮＰトラン
ジスタのＮ型第１埋込層がｔ型第２埋込層及びＰ型巣３
埋込層よシも低濃度でかつ基板方向において深く形成さ
れているため実際にはＮ型第１埋込層とＰ−ｆｉ基板と
でＰＮ接合を形成することになシコレクタ基板間耐圧が
上昇する。

尚、第１埋込層が第２埋込層の内側に形成された場合に
は従来通りマ量第２埋込層をド撤基板とで形成されるｐ
−虻接合の耐圧により決定される。

又第３埋込１が第２埋込瑞ヲ基板方向において追い越し
た場合でも第１埋込層が第３埋込層よシも基板方向にお
いて深く形成されているためやはり基板との接合はＮ型
第１埋込層とＰ）板とのＮｆ接合となり従来のＮ＋Ｊ第
２埋込層とＰ型巣３埋込層とのｆｐ接合の場合よシもコ
レクタ基板間耐圧ＢＶＯ８が上昇する。尚、この場合の
耐圧は以下の様にして決定される。第２図で説明すると
まずマ童第２埋込層３ｔ−追い越したＰ型第３埋込層４
３とｒ基板１間でバンチスルーによる耐圧が発生し次に
従来通りｔ型第２埋込層３と３を追い越したＰ　　　　
　　″型ｗＬ３埋込／１ｉ４ａ間でアバランシェによる
耐圧が発生する。従ってこの和がコレクタ基板間耐圧Ｂ
ＶＯ８となり、従来よシもバンチスルーによる耐圧の分
だけコレクタ基板間耐圧ＢＶｏＳが上昇することになる
。

以上の様に不発明によれは周波数特性及び大電流特性に
有利な縦型トランジスタのコレクタ基板間耐圧？、８易
に上昇させることができる。

尚本発明は上記実施例に限られることなく極性゛を換え
ても本発明の範囲を逸脱するものではない。

【図面の簡単な説明】

第１図は本発明の一実施例の縦型ＰＮＰトランジスタの
断面図、第２図は第１図のＡ−Ａ′断面での不純物濃度
プロファイル、第３図は従来の縦型ＰＮＰ）ランジスタ
の断面図、第４図は従来の縦型ＰＮＰ）う／ジスタを高
耐圧化した場合の断面図、第５図は第４図のＢ　−Ｂ’
断面での不純物族度プロファイルである。 １・・・ｆ基板、２・・・Ｎ型第１埋込層、３・・・マ
豫第２埋込層、４ａ、４ｂ・・・Ｐ型巣３埋込層、５・
・・頴型エピタキシャル層、５ａ、５ｂ・・・ｚ撤第２
コレクタ領域及びｒ型絶縁分離領域、７・・・１型ベー
スコンタクト領域、訃・・ｖ斂エミッタ領域、９・・・
酸化膜、１０．１１，１２・・・エミッタ・ベース及び
コレクタ電極。 第３面 ム

Claims (1)

【特許請求の範囲】
1. （１）一導電型の半導体基板と、前記半導体基板上に形
   成された他の導電型のエピタキシャル層と、前記半導体
   基板と前記エピタキシャル層との境界領域に形成された
   他の導電型の第１埋込層と、前記半導体基板と前記エピ
   タキシャル層との境界近傍に形成されしかも前記半導体
   基板表面より下万において前記第１埋込層よりも浅く形
   成された他の導電型でかつ前記第１埋込層よりも高濃度
   の第２埋込層と、前記エピタキシャル層と前記第１埋込
   層表面若しくは前記第２埋込層表面との境界近傍に形成
   され、しかも第１及び第２埋込層の内側に形成された一
   導電型でかつ前記第１埋込層よりも高濃度の第３埋込層
   を有することを特徴とする半導体装置。