JPS62222651A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPS62222651A JPS62222651A JP6642286A JP6642286A JPS62222651A JP S62222651 A JPS62222651 A JP S62222651A JP 6642286 A JP6642286 A JP 6642286A JP 6642286 A JP6642286 A JP 6642286A JP S62222651 A JPS62222651 A JP S62222651A
- Authority
- JP
- Japan
- Prior art keywords
- concentration diffusion
- diffusion region
- power supply
- type
- regions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 4
- 238000009792 diffusion process Methods 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 230000008719 thickening Effects 0.000 abstract 1
- 239000002184 metal Substances 0.000 description 13
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
- H01L27/11803—Masterslice integrated circuits using field effect technology
- H01L27/11807—CMOS gate arrays
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路装置に味り、特に大規模集積回
路の電源の給電方式に関するものである。
路の電源の給電方式に関するものである。
従来ゲートアレイの基本セルへの電源の供給は第２図に
示すごとく単に金属配線（９，１０）を各、Ｐ型トラン
ジスター拡散領域（３，２３）。
示すごとく単に金属配線（９，１０）を各、Ｐ型トラン
ジスター拡散領域（３，２３）。
Ｎ型トランジスター拡散領＊（４，２４）に接続してい
る。この方式では各基本セルに供給できる電流容量は、
単に金属配線の太さ、すなわち断面積に依存してしまう
。
る。この方式では各基本セルに供給できる電流容量は、
単に金属配線の太さ、すなわち断面積に依存してしまう
。
このことは基本セルの列の長さが比較的少ない回路規模
の場合にはそれ程七ｐ列の中間部での電圧降下はそれほ
ど問題にはならないが、基本セルを数千ないし一万程度
も使用する回路規模になってくると大きな問題となって
くる。本発明はゲートアレイの基本セルへの電源供給に
関して何かの補強をするのが、目的である。
の場合にはそれ程七ｐ列の中間部での電圧降下はそれほ
ど問題にはならないが、基本セルを数千ないし一万程度
も使用する回路規模になってくると大きな問題となって
くる。本発明はゲートアレイの基本セルへの電源供給に
関して何かの補強をするのが、目的である。
第２図に一般的なゲートアレイの基本セルの平面図を示
す。この図ではＮ型基板上に、Ｐｗｅｌｌ（２５）を形
成し、この外側にＰ型ソースドレイン１偵域（５，２３
）その内側１にはＮ型ソースドレイン領域（４，２４）
を形成している。さらに基板と電源ラインとの接続をす
るために、ＶＤＤ（ｍｌにはＮ型高濃度拡散領域（１，
１ａ）を、ｖｓｓ側には、Ｐ型置濃度拡散領域（２ｔ
１９ ）を形成している０さらにＰ型ソースドレイン領
域（３゜２３）上には、Ｐチャンネμゲー）（５，７）
、Ｎｆ５／−ス）’レイ７領ｖ、（４ｆ ２４ ）上に
は、Ｎチャンネｌレゲー）（６、８）を形成している。
す。この図ではＮ型基板上に、Ｐｗｅｌｌ（２５）を形
成し、この外側にＰ型ソースドレイン１偵域（５，２３
）その内側１にはＮ型ソースドレイン領域（４，２４）
を形成している。さらに基板と電源ラインとの接続をす
るために、ＶＤＤ（ｍｌにはＮ型高濃度拡散領域（１，
１ａ）を、ｖｓｓ側には、Ｐ型置濃度拡散領域（２ｔ
１９ ）を形成している０さらにＰ型ソースドレイン領
域（３゜２３）上には、Ｐチャンネμゲー）（５，７）
、Ｎｆ５／−ス）’レイ７領ｖ、（４ｆ ２４ ）上に
は、Ｎチャンネｌレゲー）（６、８）を形成している。
ＮＤＤ側の電源金属配線（９）はコンタクＦ（１１１１
３，１５，１６）Ｋ！つで、−！７’ｊＶＳＳ（ｌＩｆ
７）ｉ［源金属配腺（１０）はコンタク）（１２，１４
゜１７）によって高ｔＩＩ度拡散領域およびソースドレ
イン領域と結ばれている。またＰチャンネＩレゲート（
５）とＮチャンネルゲート（６）、Ｐチャンネルゲート
（７）とＮチャンネルゲー）（８）はそれぞれ金属配置
（ｚａ）、（２６）およびコンタクト（３０１３１）１
．（３２，３３）によって結ばれている。
３，１５，１６）Ｋ！つで、−！７’ｊＶＳＳ（ｌＩｆ
７）ｉ［源金属配腺（１０）はコンタク）（１２，１４
゜１７）によって高ｔＩＩ度拡散領域およびソースドレ
イン領域と結ばれている。またＰチャンネＩレゲート（
５）とＮチャンネルゲート（６）、Ｐチャンネルゲート
（７）とＮチャンネルゲー）（８）はそれぞれ金属配置
（ｚａ）、（２６）およびコンタクト（３０１３１）１
．（３２，３３）によって結ばれている。
第２図をトランジスタ回路図にしたものを第５図に示す
０端子Ａ 、Ｂ ｒ Ｘはそれぞれ金属配線（２９，２
８，２６）である０この場合には２人力ＮＡＮＤゲート
を形成しているＯ 〔問題点を解決するだめの手段〕 本発明は基板と電源ラインとの接続をするために使われ
ている、■ＤＤ側のＮ型高濃度拡散領域（１）と、ＶＳ
Ｓ側のＰ型置濃度拡散領域（２）に注目し、隣接する基
本セルの基板コンタクトとして使用しているＶＤＤ側高
濃度拡散領域（１８）とｖＳＳ側毘濃度拡散領域（１９
）に対して第１図に示すごとくそれぞれ外側を迂回する
ようにして共有させかつおのおのの基本セルの電源用金
属配線を基板コンタクトの高濃度拡散領域に接続するこ
とにより電源電流を分流させることが可能となる。
０端子Ａ 、Ｂ ｒ Ｘはそれぞれ金属配線（２９，２
８，２６）である０この場合には２人力ＮＡＮＤゲート
を形成しているＯ 〔問題点を解決するだめの手段〕 本発明は基板と電源ラインとの接続をするために使われ
ている、■ＤＤ側のＮ型高濃度拡散領域（１）と、ＶＳ
Ｓ側のＰ型置濃度拡散領域（２）に注目し、隣接する基
本セルの基板コンタクトとして使用しているＶＤＤ側高
濃度拡散領域（１８）とｖＳＳ側毘濃度拡散領域（１９
）に対して第１図に示すごとくそれぞれ外側を迂回する
ようにして共有させかつおのおのの基本セルの電源用金
属配線を基板コンタクトの高濃度拡散領域に接続するこ
とにより電源電流を分流させることが可能となる。
第１図は、第２図に示した基本セルについて不発明を適
用したものである。基板コンタクトの高濃度拡散領域は
基本セルを取り囲むようにして一つの領域になっている
。また、基本セルのソースドレインに１！源を供給する
ための電源用金属配線は基板コンタクト用の高濃度拡散
領域に接続されているため、この領域が電源電流を分流
させることができるようになり電源配線幅を太らせるこ
となしに、電源を補強することができる。第４図は以上
のことを模式図として示したものである。
用したものである。基板コンタクトの高濃度拡散領域は
基本セルを取り囲むようにして一つの領域になっている
。また、基本セルのソースドレインに１！源を供給する
ための電源用金属配線は基板コンタクト用の高濃度拡散
領域に接続されているため、この領域が電源電流を分流
させることができるようになり電源配線幅を太らせるこ
となしに、電源を補強することができる。第４図は以上
のことを模式図として示したものである。
本発明によれば従来技術に比べ、下記の効果が得られる
。すなわち、回路規模が大きくなシ基本セル列が長くな
っても、電源供給用金属配線に対して分流する高濃度拡
散領域があるので電源供給用金属配線をそれ程拡げる必
要がなくなる０また基本セ／Ｉ／′ｌｃ取り囲むように
基板コンタクトが取れるので耐ラツチアツプ、基板電機
の均−化等をはかることができ、集ｖ！回路としての性
能向上および高信頼化を図ることができる。
。すなわち、回路規模が大きくなシ基本セル列が長くな
っても、電源供給用金属配線に対して分流する高濃度拡
散領域があるので電源供給用金属配線をそれ程拡げる必
要がなくなる０また基本セ／Ｉ／′ｌｃ取り囲むように
基板コンタクトが取れるので耐ラツチアツプ、基板電機
の均−化等をはかることができ、集ｖ！回路としての性
能向上および高信頼化を図ることができる。
第１図及第４図は、本発明の一寮施例における半導体集
積回路装置の基本上μにおける電源の給″或方式を示す
平面図でおる。第２図及第３図は従来の基本セルにおけ
る’ｍ：源の給電方式を示す平面図である。 図において、 １．１８・・・・・・Ｎ型高濃度拡散領域 ２ 、１
９ ・・・・・・Ｐ型置濃度拡散領域 ３，２３・・
・・・・Ｐ型トランジスター拡散領域 ４，２４−・
・・・・ＮＷ１１ンジスター拡散領＃ ５，６，７
１８・−・−・トランジスタのゲート ９・・・−・
電源金属配線（ｖ ｄｄ）、１０−−・・−・電源金属
配線（ｖｓｓ）、１１，１２゜１５ 、１４ 、１５．
１６ 、１７ ・・・・・・電源金属配線と拡散領域と
のコンタクト、２５・・・・・・ｐ−ｗｅｌｌ。 ２６．２８．２９・・・・・・回路接続用金属配線、３
０，３１．２７９２Ｂ、５２＋５５・・・・・・回路接
続用コンタクト０以 上 出ＭＥ１人 セイコーエプソン株式会社■ｏ
ｖｓｓも
２ｆＸ１ ７００ ＶｅＦＪ 算 ３ 口 算 ４ 口
積回路装置の基本上μにおける電源の給″或方式を示す
平面図でおる。第２図及第３図は従来の基本セルにおけ
る’ｍ：源の給電方式を示す平面図である。 図において、 １．１８・・・・・・Ｎ型高濃度拡散領域 ２ 、１
９ ・・・・・・Ｐ型置濃度拡散領域 ３，２３・・
・・・・Ｐ型トランジスター拡散領域 ４，２４−・
・・・・ＮＷ１１ンジスター拡散領＃ ５，６，７
１８・−・−・トランジスタのゲート ９・・・−・
電源金属配線（ｖ ｄｄ）、１０−−・・−・電源金属
配線（ｖｓｓ）、１１，１２゜１５ 、１４ 、１５．
１６ 、１７ ・・・・・・電源金属配線と拡散領域と
のコンタクト、２５・・・・・・ｐ−ｗｅｌｌ。 ２６．２８．２９・・・・・・回路接続用金属配線、３
０，３１．２７９２Ｂ、５２＋５５・・・・・・回路接
続用コンタクト０以 上 出ＭＥ１人 セイコーエプソン株式会社■ｏ
ｖｓｓも
２ｆＸ１ ７００ ＶｅＦＪ 算 ３ 口 算 ４ 口
Claims (1)
- （１）ゲートアレイの基本セルにおいて、基板コンタク
トとして使用している高濃度の拡散領域が、隣接する基
本セルの基板コンタクトとして使用している高濃度の拡
散領域と外側を迂回するようにして共有し、かつおのお
のの基本セルの電源配線が基板コンタクトと接続されて
いることを特徴とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6642286A JPS62222651A (ja) | 1986-03-25 | 1986-03-25 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6642286A JPS62222651A (ja) | 1986-03-25 | 1986-03-25 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62222651A true JPS62222651A (ja) | 1987-09-30 |
Family
ID=13315338
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6642286A Pending JPS62222651A (ja) | 1986-03-25 | 1986-03-25 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62222651A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6906893B2 (en) | 2002-10-08 | 2005-06-14 | Hitachi Global Storage Technologies | Magnetic head coil and structure for protecting same during pole notch processing |
| JP2009272610A (ja) * | 2008-04-11 | 2009-11-19 | Elpida Memory Inc | 基本セルおよび半導体装置 |
-
1986
- 1986-03-25 JP JP6642286A patent/JPS62222651A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6906893B2 (en) | 2002-10-08 | 2005-06-14 | Hitachi Global Storage Technologies | Magnetic head coil and structure for protecting same during pole notch processing |
| JP2009272610A (ja) * | 2008-04-11 | 2009-11-19 | Elpida Memory Inc | 基本セルおよび半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01102955A (ja) | Ｍｏｓ型半導体記憶回路装置 | |
| JPH03114256A (ja) | 半導体記憶装置 | |
| US20090026546A1 (en) | Semiconductor device | |
| US4771327A (en) | Master-slice integrated circuit having an improved arrangement of transistor elements for simplified wirings | |
| US20220336499A1 (en) | Semiconductor integrated circuit device | |
| EP0426174A2 (en) | Semiconductor integrated circuit | |
| US20060214693A1 (en) | Semiconductor device | |
| KR950010098A (ko) | 반도체 기억장치 | |
| DE10311085A1 (de) | Halbleiterspeicher | |
| JPS62222651A (ja) | 半導体集積回路装置 | |
| JPH0442830B2 (ja) | ||
| JPS6074647A (ja) | 半導体集積回路装置 | |
| US11705450B2 (en) | Semiconductor structures and methods of forming the same | |
| JPH01227478A (ja) | 半導体装置 | |
| US20230290785A1 (en) | Semiconductor integrated circuit device | |
| JPH0534832B2 (ja) | ||
| JPH0824177B2 (ja) | 半導体装置 | |
| JPH0661439A (ja) | 半導体集積回路装置 | |
| KR920005798B1 (ko) | 보더레스 마스터 슬라이스 반도체장치 | |
| JPS61174758A (ja) | 相補型半導体集積回路装置 | |
| JPH0382140A (ja) | 半導体集積回路装置 | |
| JPS6074646A (ja) | 半導体集積回路装置 | |
| JPH0487369A (ja) | 半導体メモリ | |
| JPH02248049A (ja) | 半導体集積回路 | |
| JPH05198680A (ja) | 半導体集積回路装置 |