JPS62221132A - 電極配線パタ−ン形成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電極形成技術に係り、特に微細電極を高密度か
つ高精度に配置することを必要とする半導体デバイスに
好適な電極配線パターン形成方法に関する。

〔従来の技術〕

従来の１例えば特開昭５７−９７６４６において開示さ
れている工程が簡略化されたことを特徴とする電極配線
パターン形成方法では、陽極酸化法で絶縁膜を容易に形
成できるという特徴を有するＡＱを配線金属材として用
いた。しかし、ＡＱ以外の配線金属を用いる方法につい
ては配慮されていなかった。

〔発明が解決しようとする問題点〕

上記従来技術はＡＱ以外の配線金属機を用でる場合につ
いて配慮がされておらず１例えば、外部リードとしてＡ
ｕを用いるとよく知られているＡｕ−Ａ１間のパープリ
プレイブ現像による断線不良が発生するという欠点があ
った。

本発明の目的は、配線金属材の種類に拘らず、工程が簡
略化されかつ微細加工が可能な電極配線パターン形成方
法を提供することにある。

〔問題点を解決するための手段〕

上記目的は、陽極酸化法以外の絶縁膜形成方法を用いた
新規な電極配線パターン形成工程を用いることにより、
達成される。

〔作用〕

本発明によれば、電極配線金属材をＡＱのみに限定する
必要がなくなるので、外部リード線材料の選択自由度が
増し、信頼性の優れたデバイス配線実装を実現すること
ができる。

〔実施例〕

以下、本発明の一実施例を第１図”を用いて説明する。

第１図は、ａ　ａ　Ａ　ｓ　１！界効果型トランジスタ
（ＦＥＴ）電極配線パターン形成工程における本発明の
詳細な説明する図であり、以下工程（ａ）〜（ｅ）の順
に詳細に説明する。まず、工程（ａ）に示すようにソー
ス及びドレイン電極を形成する２箇所の電極金属層２を
構成要素として含むＧ　ａ　Ａ　ｓ基板１上にＣＶＤ法
を用いて５ｉＯｚ膜３を形成する。次いで、公知側特開
昭５５−１７３２５９に記載の方法を用いて、部分的に
厚さの異なるレジストＩｌｌ：４　（商品名Ａ　Ｚ　−
１３５０Ｊ　、シイツブレイ社製）を形成し、５ｉｆｔ
膜３の一部を露出させスルーホール５を設ける。このと
き、レジスト膜４の薄い部分４′は露光された状態にあ
る。工程（ｂ）では、Ｓｉ○２膜３の露出部分を化学エ
ツチングにより除去し、電極金属層２を露出させる。

工程（ｃ）では、レジスト膜４′のみをレジスト現像液
で除去し、５ｉＯｚ膜３の一部を露出させる。工程（ｄ
）では、全面にＭｏ、Ａｕを連続して蒸着して配線金属
層６を形成する。工程（ｅ）では、レジスト膜４をレジ
スト剥離剤（Ｊ−１００）によって除去すると同時に配
線金属６の一部を除去する、いわゆるリフト・オフ法に
よって、電極配線パターン７を形成する。

上述のように、本発明によればスルーホール５を経由し
て電極金属層２と電極配線パターン７とを位置合せする
ことなく接続することが可能なことから、特に微細な電
極形状を有する半導体デバイスの外部リード取り出し用
の配線パターンを形成する上で顕著な効果がある。また
、本発明ゆＣＶＤ法による５ｉＯｚ膜３を絶縁膜として
用いていることから、熱酸化膜を利用するために配線金
属材をＡＱに限定しなければならなかった従来の不都合
を解消できた。

〔発明の効果〕

本発明によれば電極配線パターン形成において、配線用
金属の種類が限定されない高密度配線・実装に適した微
細形状の配線パターンを簡便な工程によって形成できる
ので、デバイス性能のみならず経済性の向上にも顕著な
効果がある。

【図面の簡単な説明】

第１図は、本発明による電極配線パターン形成工程の一
実施例を説明する図である。 １・・・Ｇ　ａ　Ａ　ｓ基板、２・・・電極金属層、３
・・・５ｉｎｓ膜、４・・・レジスト膜、５・・・スル
ーホール、６・・・記音　１　図

Claims (1)

【特許請求の範囲】
1. １、機能デバイスを構成要素として含む半導体基板の上
   に第１の金属層及び絶縁膜を順次形成し、さらに該絶縁
   膜上に厚さの異なるレジスト膜を部分的に形成する工程
   、前記絶縁膜の露出部分にスルーホールを形成し前記第
   １の金属層を露出させる工程、第２の金属層を全面に形
   成する工程、及び前記レジスト膜の残分を除去すること
   により前記第２の金属層を部分的に除去するリフトオフ
   工程含むことを特徴とする電極配線パターン形成方法。