JPS62217795A - 選択接続方式 - Google Patents
選択接続方式Info
- Publication number
- JPS62217795A JPS62217795A JP61059373A JP5937386A JPS62217795A JP S62217795 A JPS62217795 A JP S62217795A JP 61059373 A JP61059373 A JP 61059373A JP 5937386 A JP5937386 A JP 5937386A JP S62217795 A JPS62217795 A JP S62217795A
- Authority
- JP
- Japan
- Prior art keywords
- connection
- connection information
- information
- relay
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000011159 matrix material Substances 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims description 25
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000003786 synthesis reaction Methods 0.000 claims description 3
- 230000002194 synthesizing effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 21
- 230000000694 effects Effects 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 2
- 102100029712 E3 ubiquitin-protein ligase TRIM58 Human genes 0.000 description 1
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 description 1
- 101000795365 Homo sapiens E3 ubiquitin-protein ligase TRIM58 Proteins 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 235000021419 vinegar Nutrition 0.000 description 1
- 239000000052 vinegar Substances 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Exchange Systems With Centralized Control (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、複数の回路または装置間をリレーマトリッ
クスを介して選択接続するための選択接続方式に関し、
例えば電気回路の試験等に用いて好適なものである。
クスを介して選択接続するための選択接続方式に関し、
例えば電気回路の試験等に用いて好適なものである。
第６図はリレーマトリックスの一般的な例を示す回路図
である。同図において、Ａｌ−Ａ２５６゜Ｂ１−Ｂ１６
は接続線、Ｃ１〜０２５６は接続端子、ａｌｂｌ 〜ａ
２５６ｂ１６はりり、−ＡＩＢｌ〜Ａ２５６Ｂ１６の接
点である。これは、２５６本の縦線と１６本の横線との
交点に４０９６（２５６Ｘ１６ ）個の接点を配置した
例である。
である。同図において、Ａｌ−Ａ２５６゜Ｂ１−Ｂ１６
は接続線、Ｃ１〜０２５６は接続端子、ａｌｂｌ 〜ａ
２５６ｂ１６はりり、−ＡＩＢｌ〜Ａ２５６Ｂ１６の接
点である。これは、２５６本の縦線と１６本の横線との
交点に４０９６（２５６Ｘ１６ ）個の接点を配置した
例である。
こ＼で１例えば接続！Ａｌ〜Ａ２５６には扱繻端子Ｃ１
〜Ｃ２５６を介して外部回路が接続され、接続線（バス
）Ｂｌ〜Ｂ１６には接続されないもノドすれば、接点ａ
ｌｂｌ〜ａ２５６ｂ１６″ｆｔ適宜にオンとすることに
より、端子Ｃ１〜０２５６の間で最大１６回路までを自
由に形成することができる。
〜Ｃ２５６を介して外部回路が接続され、接続線（バス
）Ｂｌ〜Ｂ１６には接続されないもノドすれば、接点ａ
ｌｂｌ〜ａ２５６ｂ１６″ｆｔ適宜にオンとすることに
より、端子Ｃ１〜０２５６の間で最大１６回路までを自
由に形成することができる。
第７図に第６図と対応するリレー制御回路の一般的な例
を示す。同図において、１は中央処理部（ＣＰＵ）１１
．メモリ部（ＲＡＭ）１２およびディジタル出力部１３
（Ｄｏ）等からなるマイクロコンピュータの如きデータ
処理装置、２はアドレスバス、３はデータバス、４は制
御信号線、Ｂ１へＬ２５６はラッチ回路、ＡＩＢＩ〜Ａ
２５６Ｂ１６はリレーである。
を示す。同図において、１は中央処理部（ＣＰＵ）１１
．メモリ部（ＲＡＭ）１２およびディジタル出力部１３
（Ｄｏ）等からなるマイクロコンピュータの如きデータ
処理装置、２はアドレスバス、３はデータバス、４は制
御信号線、Ｂ１へＬ２５６はラッチ回路、ＡＩＢＩ〜Ａ
２５６Ｂ１６はリレーである。
したがって、データ処理装置１からアドレスバス２ｆｃ
介してアドレス信号を、また制御信号線４を介して書込
み信号（ＷＴ）’ｒ与えることにより、データバス３ｆ
、介して任意のラッチに任意のブータラ書き込むことが
でき、これによって、第６図の接続線Ａ１〜Ａ２５６と
Ｂ１へＢ１６との間を自由に接続することができる。
介してアドレス信号を、また制御信号線４を介して書込
み信号（ＷＴ）’ｒ与えることにより、データバス３ｆ
、介して任意のラッチに任意のブータラ書き込むことが
でき、これによって、第６図の接続線Ａ１〜Ａ２５６と
Ｂ１へＢ１６との間を自由に接続することができる。
いま、＠８図（イ）の如き結線または接続情報が処理装
置に与えられたものとする。こ＼に、例えばＢ１−Ａｌ
はリレーＡｌＢ１２オンすることを意味するものとすれ
ば、同図（イ）の如き結線情報によって同図（ロ）の如
き接続または結線が行なわれる。なお、同図（四）の黒
丸は接点がオンしていることを表わしている。
置に与えられたものとする。こ＼に、例えばＢ１−Ａｌ
はリレーＡｌＢ１２オンすることを意味するものとすれ
ば、同図（イ）の如き結線情報によって同図（ロ）の如
き接続または結線が行なわれる。なお、同図（四）の黒
丸は接点がオンしていることを表わしている。
しかしながら、嬉８図（イ）の接続はもともと同図（八
）の如＜ＡＩとＡ２を接続し、かっＡ３゜Ａ４．Ａ５間
を接続することを目的とするものであるにも拘わらず、
以上の如き従来方式では第１図のバスＢ１〜Ｂ１６の指
定が必ず必要になるという問題がある。つまり、第８図
（イ）の如き情報では目的とする実際の回路接続との間
に隔たりがあり、リレーマトリックスを利用する上での
難点ともなっている。
）の如＜ＡＩとＡ２を接続し、かっＡ３゜Ａ４．Ａ５間
を接続することを目的とするものであるにも拘わらず、
以上の如き従来方式では第１図のバスＢ１〜Ｂ１６の指
定が必ず必要になるという問題がある。つまり、第８図
（イ）の如き情報では目的とする実際の回路接続との間
に隔たりがあり、リレーマトリックスを利用する上での
難点ともなっている。
したがって、この発明はバスの指定を不要にし、現実の
回路接続との隔たりを無くすことを目的とする。
回路接続との隔たりを無くすことを目的とする。
新規または追加結線情報を含む結線指令情報を記憶する
第１のメモリと、リレーマトリックスの現在の結線状ａ
ｔ示す口語線情報を記憶する第２のメモリとを設け、こ
の結線指令情報と口語線情報とを合成して予定結線情報
を作成しこれを記憶する合成処理ステップと、この予定
結線情報のうち重複する結線上１つにまとめてまとめ結
線情報を作成しこれを記憶するまとめ処理ステップと、
口語線情報″ｆ：参照しつ＼このまとめ結線情報にバス
を割り付けて最終結線情報を作成しこれを記憶するバス
決定処理ステップと、この最終結線情報と口語線情報と
にもとづきリレーのオン、オフ制御を行なうリレー制御
ステップとヲ順次実行して所望の結線を実現する。
第１のメモリと、リレーマトリックスの現在の結線状ａ
ｔ示す口語線情報を記憶する第２のメモリとを設け、こ
の結線指令情報と口語線情報とを合成して予定結線情報
を作成しこれを記憶する合成処理ステップと、この予定
結線情報のうち重複する結線上１つにまとめてまとめ結
線情報を作成しこれを記憶するまとめ処理ステップと、
口語線情報″ｆ：参照しつ＼このまとめ結線情報にバス
を割り付けて最終結線情報を作成しこれを記憶するバス
決定処理ステップと、この最終結線情報と口語線情報と
にもとづきリレーのオン、オフ制御を行なうリレー制御
ステップとヲ順次実行して所望の結線を実現する。
バスの指定を行なわず、実際の回路接続に近い形でリレ
ー制御を行なうために、この発明では次のような特徴を
持たせている。ｗＥ５Ａ図ないし第５Ｃ図はか＼る特徴
を説明するための説明図である。
ー制御を行なうために、この発明では次のような特徴を
持たせている。ｗＥ５Ａ図ないし第５Ｃ図はか＼る特徴
を説明するための説明図である。
まず、第１はバスの有効利用である。すなわち、口語、
！（現在の結線状態）が例えば第５Ａ図（イ）の如く示
されるとき、こ−にＰ２−Ｐ３なる結線を新たに追加す
る場合は、Ｐ２が既にバスＢｌ上にあるので、同図（ロ
）のように２本のバスを使うよりは同図（ハ）のように
１本のバスを使用する方が望ましい。したがって、この
発明では結線を追加するときは常にバスの有効利用を図
るようにする。
！（現在の結線状態）が例えば第５Ａ図（イ）の如く示
されるとき、こ−にＰ２−Ｐ３なる結線を新たに追加す
る場合は、Ｐ２が既にバスＢｌ上にあるので、同図（ロ
）のように２本のバスを使うよりは同図（ハ）のように
１本のバスを使用する方が望ましい。したがって、この
発明では結線を追加するときは常にバスの有効利用を図
るようにする。
第２は一時的な断線の回避である。すなわち、口語線が
例えば第５Ｂ図（イ）の如く示されるとき、結線指定に
よりＰ３−Ｐ４ 、Ｐ５−Ｐ６に変更する場合（変更も
含めて、この発明では新規な結線として扱っている。）
、同図（ロ）の如く結線すると、既に結線されていたＰ
３−Ｐ４が一時的に断線することになる。そこで、この
ような場合は同図（ハ）のように、既に結線されている
内容はそのま＼維持するような処理が行なわれる。
例えば第５Ｂ図（イ）の如く示されるとき、結線指定に
よりＰ３−Ｐ４ 、Ｐ５−Ｐ６に変更する場合（変更も
含めて、この発明では新規な結線として扱っている。）
、同図（ロ）の如く結線すると、既に結線されていたＰ
３−Ｐ４が一時的に断線することになる。そこで、この
ような場合は同図（ハ）のように、既に結線されている
内容はそのま＼維持するような処理が行なわれる。
第３は一時的なショートの回避である。すなわち、口語
線が例えば第５Ｃ図（イ）の如く示されるとき、結線指
定によりＶ（電源）−Ｐ２．Ｇ（接地）−Ｐｌに変更す
る場合、同図（ロ）のように始めに■とＰ２とｔ−接続
すると、ＶとｑがショートすることＫなる。そこで、こ
のような場合は、同図（ハ）のようにオフすべきところ
は全てオフにし、同図（ニ）の如くしなければならない
が、この発明ではか−る点についての配慮も行なうよう
にする。
線が例えば第５Ｃ図（イ）の如く示されるとき、結線指
定によりＶ（電源）−Ｐ２．Ｇ（接地）−Ｐｌに変更す
る場合、同図（ロ）のように始めに■とＰ２とｔ−接続
すると、ＶとｑがショートすることＫなる。そこで、こ
のような場合は、同図（ハ）のようにオフすべきところ
は全てオフにし、同図（ニ）の如くしなければならない
が、この発明ではか−る点についての配慮も行なうよう
にする。
＠１図はこの発明の実施例を示すフローチャート、第２
図は第１図を説明するための補助となる機能ブロック図
、＃！３図はこの発明に用いられるメモリの具体例を示
す構成図、第３Ａ図は第３図のメモリにおける記憶内容
の一例を示す説明図、第４Ａ図はこの発明における合成
処理を具体的に説明するための説明図、第４Ｂ図は同じ
くまとめ処理を具体的に説明するための説明図、＠４０
図は同じくバス決定処理を具体的に説明するための説明
図、第４Ｄ図は同じくリレー制御処理を具体的に説明す
るための説明図である。
図は第１図を説明するための補助となる機能ブロック図
、＃！３図はこの発明に用いられるメモリの具体例を示
す構成図、第３Ａ図は第３図のメモリにおける記憶内容
の一例を示す説明図、第４Ａ図はこの発明における合成
処理を具体的に説明するための説明図、第４Ｂ図は同じ
くまとめ処理を具体的に説明するための説明図、＠４０
図は同じくバス決定処理を具体的に説明するための説明
図、第４Ｄ図は同じくリレー制御処理を具体的に説明す
るための説明図である。
すなわち、第１図に示される実施例は、第２図に示され
る結線指令情報記憶手段５１および口語線情報記憶手段
５５のそれぞれに記憶されている結線情報を比較、処理
し、最終的に第７図のリレー制御回路を介して目的とす
る結線を行なうが、その説明に入る前にこの発明で使用
する各記憶手段（メモリ）の構成について説明する。
る結線指令情報記憶手段５１および口語線情報記憶手段
５５のそれぞれに記憶されている結線情報を比較、処理
し、最終的に第７図のリレー制御回路を介して目的とす
る結線を行なうが、その説明に入る前にこの発明で使用
する各記憶手段（メモリ）の構成について説明する。
各記憶手段は第３図の如く、第６図のリレーマトリック
スと対応するように横１６ワード（２５６ビツト）、縦
１６ワードのマトリックス構成となっている。また、横
１６ワードの各ビットはリレーＡＸ〜Ａ２５６に対応し
ており、１行のデータは１つの結Ｓを意味する。さらに
、第２図に示される最終結線情報記憶手段５４および口
語線情報記憶手段５５においては、行はそのま＼バスＢ
ｌ〜Ｂ１６に相当する。したがって、例えば第３Ａ図は
、マトリックスの１行目では１２，１６，１２９ビツト
位置がオン、２行目では３，５．１０ビット位置がオン
、３行目ではすべてのビット位置がオフ、４行目では４
，２０ビット位置がオン、その他の行ではすべてのビッ
トがオフの例を示している。
スと対応するように横１６ワード（２５６ビツト）、縦
１６ワードのマトリックス構成となっている。また、横
１６ワードの各ビットはリレーＡＸ〜Ａ２５６に対応し
ており、１行のデータは１つの結Ｓを意味する。さらに
、第２図に示される最終結線情報記憶手段５４および口
語線情報記憶手段５５においては、行はそのま＼バスＢ
ｌ〜Ｂ１６に相当する。したがって、例えば第３Ａ図は
、マトリックスの１行目では１２，１６，１２９ビツト
位置がオン、２行目では３，５．１０ビット位置がオン
、３行目ではすべてのビット位置がオフ、４行目では４
，２０ビット位置がオン、その他の行ではすべてのビッ
トがオフの例を示している。
以下、主に第１図を参照して動作を説明する。
ｌ）第２図に示される結線指令情報記憶手段５１の内容
が追加結線指令であれば、まず合成処理■が行なわれ、
口語線情報と結線指令情報とが合成されて予定結線情報
が作成され、これが記憶手段５２に格納される。こ−で
の処理は一般的なもので、詳細フローも複雑で解かりに
くいので省略するが、要は第４Ａ図の如く、同図（イ）
Ｋ示される口語線情報記憶手段５５の中のすべてが１０
″の行を除いてその内容を同図（ハ）の予定結線情報記
憶手段５２にコピーし、その下に同図（ロ）の結線指定
情報を追加する処理である。なお、記憶手段５１の中に
追加結線指定がない場合は合成処理■は行なわず、その
ま＼次項の処理に移行する。
が追加結線指令であれば、まず合成処理■が行なわれ、
口語線情報と結線指令情報とが合成されて予定結線情報
が作成され、これが記憶手段５２に格納される。こ−で
の処理は一般的なもので、詳細フローも複雑で解かりに
くいので省略するが、要は第４Ａ図の如く、同図（イ）
Ｋ示される口語線情報記憶手段５５の中のすべてが１０
″の行を除いてその内容を同図（ハ）の予定結線情報記
憶手段５２にコピーし、その下に同図（ロ）の結線指定
情報を追加する処理である。なお、記憶手段５１の中に
追加結線指定がない場合は合成処理■は行なわず、その
ま＼次項の処理に移行する。
２）次のまとめ処理■では、予定結線情報記憶手段５２
Ｃ）内容にもとづきまとめ結線情報が作成され、これが
記憶手段５３に記憶される。この処理により、共通のバ
スを使用できる結線が一行にまとめられることになる。
Ｃ）内容にもとづきまとめ結線情報が作成され、これが
記憶手段５３に記憶される。この処理により、共通のバ
スを使用できる結線が一行にまとめられることになる。
この処理■も合成処理■と同じく複雑なので詳細は省略
するが、要は第４Ｂ図の如く、同じ数字をすべて探し出
し、同じものを１行にまとめる処理である。
するが、要は第４Ｂ図の如く、同じ数字をすべて探し出
し、同じものを１行にまとめる処理である。
３）バス決定処理■では、まとめ結線情報と口語線情報
とが比較されてバスの割り付けを含む最終結線情報を作
成し、これを記憶手段５４に格納する。すなわち、着目
する結線がどこかのバスで既に行なわれているか否かを
チェックし、もしあるならばその結線が元のバス上で行
なわれるように、バスを決定するものである。この処理
■もその詳ｍＦｉ略するが、要は第４Ｃ図の如く、同図
（イ）のまとめ結線情報記憶手段５３上にある数字が、
同図（ロ）に示される口語線情報記憶手段５５のどこに
あるかを見つけ出し、これを同図（ハ）の最終結線情報
記憶手段５４の同じ行に格納するものであり、口語線情
報記憶手段５５になかった行は、最終結線情報記憶手段
５４の空いている行に置かれる。同図（ハ）は９，１０
が酢１行目に移された例である。こうして得られるＭ終
結線情報は、制御されるべきリレーの最終状態を示して
いる。
とが比較されてバスの割り付けを含む最終結線情報を作
成し、これを記憶手段５４に格納する。すなわち、着目
する結線がどこかのバスで既に行なわれているか否かを
チェックし、もしあるならばその結線が元のバス上で行
なわれるように、バスを決定するものである。この処理
■もその詳ｍＦｉ略するが、要は第４Ｃ図の如く、同図
（イ）のまとめ結線情報記憶手段５３上にある数字が、
同図（ロ）に示される口語線情報記憶手段５５のどこに
あるかを見つけ出し、これを同図（ハ）の最終結線情報
記憶手段５４の同じ行に格納するものであり、口語線情
報記憶手段５５になかった行は、最終結線情報記憶手段
５４の空いている行に置かれる。同図（ハ）は９，１０
が酢１行目に移された例である。こうして得られるＭ終
結線情報は、制御されるべきリレーの最終状態を示して
いる。
４）リレー制御処理■では、口語線情報記憶手段５５と
最終結線情報記憶手段５４の各内容が比較され、種々の
制御が行なわれる。同一行（同一バス上）において、口
語線情報記憶手段５５にあり最終結線情報記憶手段５４
にない数字がオフすべきビット位置であり、記憶手段５
５になく記憶手段５４にある点がオンすべきビット位置
である。
最終結線情報記憶手段５４の各内容が比較され、種々の
制御が行なわれる。同一行（同一バス上）において、口
語線情報記憶手段５５にあり最終結線情報記憶手段５４
にない数字がオフすべきビット位置であり、記憶手段５
５になく記憶手段５４にある点がオンすべきビット位置
である。
したがって、第４Ｄ図ではＢＩＡＩ 、ＢＩＡ２ 。
Ｂ２Ａ７がそれぞれオフ、ＢＩＡ９ 、ＢＩＡＩ Ｏ。
Ｂ２Ａ６がオンとされる。なお、オフを終了してから、
オンの制御を行なう。また、この処理の詳細も以上の処
理と同様に省略する。
オンの制御を行なう。また、この処理の詳細も以上の処
理と同様に省略する。
５）制御終了後は、最終結線情報記憶手段５４の内容を
新たな口語線情報として記憶手段５５にコピー（転送）
し、次の結線指令を待つ。以上の処理がステップ■にお
いて行なわれる。
新たな口語線情報として記憶手段５５にコピー（転送）
し、次の結線指令を待つ。以上の処理がステップ■にお
いて行なわれる。
この発明によれば、以上の如き処理を行なうことにより
、バスの指定を不要にした接続または結線が可能になる
利点がもたらされるばかりでなく、まとめ処理によるバ
ス有効利用、バス決定処理による一時的な断線の回避お
よびリレー制御処理による一時的なショートの回避等の
種々の効果を得ることができる。
、バスの指定を不要にした接続または結線が可能になる
利点がもたらされるばかりでなく、まとめ処理によるバ
ス有効利用、バス決定処理による一時的な断線の回避お
よびリレー制御処理による一時的なショートの回避等の
種々の効果を得ることができる。
第１図はこの発明の実施例を示すフローチャート、第２
図は第１図を説明するための補助となる機能ブロック図
、第３図はこの発明に用いられるメモリの具体例を示す
構成図、ＵＸａＡ図は第３図のメモリにおける記憶内容
の一例を示す説明図、第４Ａ図はこの発明における合成
処理を具体的に説明するための説明図、第４Ｂ図は同じ
くまとめ処理を具体的に説明するための説明図、第４Ｃ
図は同じくバス決定処理を具体的に説明するための説明
図、第４Ｄ図は同じくリレー制御処理を具体的に説明す
るための説明図、第５Ａ図ないし＃！５Ｃ図はこの発明
の詳細な説明するための説明図、第６図はリレーマトリ
ックスの一般的な例を示す回路図、第７図は第６図と対
応するリレー制御回路の具体例を示すブロック図、第８
図は結線指令と接続状態との関係を説明するための説明
図である。 符号説明 １・・データ処理装置、１１・・中央処理部（ＣＰＵ）
、１２・・メモリ部、１３・・ディジタル出力１（Ｄｏ
）、２・四・アドレスバス、３・・データバス、４・・
制御信号線、５１〜５５・・記憶手段（メモリ）。 代理人 弁理士 並 木 昭 夫 代理人 弁理士 松 崎 清 第 、図 第２図 第４Ａ図 １４Ｂ図 （イン
（０）笛・）Ｃり （イ）
（ハンαコ２ 旧鉱敏礪枯話鴎手段５５ 前４０ 図 （イ）
（ロ）１日ブ托ｌ；斥ｔ＠、トｉｉ良；８２
＝Ｉノ！１曜１Ｊ甲、、５５ Ｂ終１鴫ｄｉ
釡−ｐｖ；、ス２４」亭！月４１巨−１５−ど［？ＩＣ
５八間 （イ）（Ｏ） （イ） 第５８ 図
（ロノＬＬＩ 山 山 山
第８図 Ｃイン
（ハン８１− ＡＩ Ａｔ −Ａ
２Ｂ１−Ａ２ ＡＰ −Ａ４−Ａ５Ｂ２−
Ａ３ ２−Ａ４ Ｂ２−Ａ５ （ロ）
図は第１図を説明するための補助となる機能ブロック図
、第３図はこの発明に用いられるメモリの具体例を示す
構成図、ＵＸａＡ図は第３図のメモリにおける記憶内容
の一例を示す説明図、第４Ａ図はこの発明における合成
処理を具体的に説明するための説明図、第４Ｂ図は同じ
くまとめ処理を具体的に説明するための説明図、第４Ｃ
図は同じくバス決定処理を具体的に説明するための説明
図、第４Ｄ図は同じくリレー制御処理を具体的に説明す
るための説明図、第５Ａ図ないし＃！５Ｃ図はこの発明
の詳細な説明するための説明図、第６図はリレーマトリ
ックスの一般的な例を示す回路図、第７図は第６図と対
応するリレー制御回路の具体例を示すブロック図、第８
図は結線指令と接続状態との関係を説明するための説明
図である。 符号説明 １・・データ処理装置、１１・・中央処理部（ＣＰＵ）
、１２・・メモリ部、１３・・ディジタル出力１（Ｄｏ
）、２・四・アドレスバス、３・・データバス、４・・
制御信号線、５１〜５５・・記憶手段（メモリ）。 代理人 弁理士 並 木 昭 夫 代理人 弁理士 松 崎 清 第 、図 第２図 第４Ａ図 １４Ｂ図 （イン
（０）笛・）Ｃり （イ）
（ハンαコ２ 旧鉱敏礪枯話鴎手段５５ 前４０ 図 （イ）
（ロ）１日ブ托ｌ；斥ｔ＠、トｉｉ良；８２
＝Ｉノ！１曜１Ｊ甲、、５５ Ｂ終１鴫ｄｉ
釡−ｐｖ；、ス２４」亭！月４１巨−１５−ど［？ＩＣ
５八間 （イ）（Ｏ） （イ） 第５８ 図
（ロノＬＬＩ 山 山 山
第８図 Ｃイン
（ハン８１− ＡＩ Ａｔ −Ａ
２Ｂ１−Ａ２ ＡＰ −Ａ４−Ａ５Ｂ２−
Ａ３ ２−Ａ４ Ｂ２−Ａ５ （ロ）
Claims (1)
- 【特許請求の範囲】 複数の装置または回路間をリレー回路を介して選択接続
するための接続方式であつて、 新規または追加接続情報を含む接続指令情報を記憶する
第１のメモリと、 前記リレーマトリツクスの現在の結線状態を示す旧接続
情報を記憶する第２のメモリと、 を備え、 前記接続指令情報と旧接続情報とを合成して予定接続情
報を作成しこれを記憶する合成処理ステツプと、 該予定接続情報のうち重複する結線を１つにまとめてま
とめ接続情報を作成しこれを記憶するまとめ処理ステツ
プと、 前記旧接続情報を参照して該まとめ接続情報に接続線（
バス）を割り付けて最終接続情報を作成しこれを記憶す
るバス決定処理ステツプと、該最終接続情報と旧接続情
報とにもとづきリレーのオン、オフ制御を行なうリレー
制御ステツプと、 を順次実行して所望の接続を行なうことを特徴とする選
択接続方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61059373A JPH0677047B2 (ja) | 1986-03-19 | 1986-03-19 | 選択接続方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61059373A JPH0677047B2 (ja) | 1986-03-19 | 1986-03-19 | 選択接続方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62217795A true JPS62217795A (ja) | 1987-09-25 |
| JPH0677047B2 JPH0677047B2 (ja) | 1994-09-28 |
Family
ID=13111406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61059373A Expired - Lifetime JPH0677047B2 (ja) | 1986-03-19 | 1986-03-19 | 選択接続方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0677047B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6437175A (en) * | 1987-07-31 | 1989-02-07 | Sony Corp | Switcher system |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101588281B1 (ko) * | 2014-11-24 | 2016-02-01 | 대한민국 | 재활 보조기기용 제어 시스템 |
-
1986
- 1986-03-19 JP JP61059373A patent/JPH0677047B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6437175A (en) * | 1987-07-31 | 1989-02-07 | Sony Corp | Switcher system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0677047B2 (ja) | 1994-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3940435B2 (ja) | ダイレクト・メモリ・アクセス（ｄｍａ）バイト・スワッピングを実行する方法および装置 | |
| JPH0214716B2 (ja) | ||
| JPS62217795A (ja) | 選択接続方式 | |
| JPS60262253A (ja) | メモリデ−タ処理回路 | |
| CN106325377A (zh) | 外部设备扩展卡及输入输出外部设备的数据处理方法 | |
| JP2624375B2 (ja) | Ｉｃメモリ | |
| JPS63255750A (ja) | メモリ・システム | |
| JPS5842544B2 (ja) | メモリ−カ−ドのブロック選択装置 | |
| JPS62182857A (ja) | 入出力制御装置 | |
| JPS6047664B2 (ja) | 情報処理装置 | |
| JPS6143367A (ja) | レジスタ制御方式 | |
| JPH0754544B2 (ja) | イメ−ジメモリのアクセス回路 | |
| JPS58195230A (ja) | チヤネル制御装置 | |
| JPH09160689A (ja) | データ転送回路 | |
| JPS59189430A (ja) | 割込み制御方式 | |
| JPS63273298A (ja) | プログラマブルｒｏｍライタ | |
| JPS61233837A (ja) | 割込処理方式 | |
| JPS60257490A (ja) | マルチウインドウ表示制御装置 | |
| JPH0277958A (ja) | 表示制御方式 | |
| JPS63311403A (ja) | Ｐｃの入出力信号処理方式 | |
| JPS60176106A (ja) | シ−ケンスコントロ−ラ | |
| JPH03269663A (ja) | 専用プロセッサの接続方式 | |
| JPS63233479A (ja) | マルチプレ−ン画像処理システム | |
| JPS60140591A (ja) | バブルメモリ装置 | |
| JPS5960553A (ja) | デイスクデ−タ制御方式 |