JPS62216269A - Ｍｉｓトランジスタの製造方法 - Google Patents
Ｍｉｓトランジスタの製造方法Info
- Publication number
- JPS62216269A JPS62216269A JP5997386A JP5997386A JPS62216269A JP S62216269 A JPS62216269 A JP S62216269A JP 5997386 A JP5997386 A JP 5997386A JP 5997386 A JP5997386 A JP 5997386A JP S62216269 A JPS62216269 A JP S62216269A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- thickness
- layers
- deposited
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 3
- 238000000034 method Methods 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 239000004065 semiconductor Substances 0.000 claims abstract description 6
- 239000012535 impurity Substances 0.000 claims abstract description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 2
- 229920005591 polysilicon Polymers 0.000 abstract description 2
- 238000007493 shaping process Methods 0.000 abstract 2
- 239000000969 carrier Substances 0.000 abstract 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 20
- 239000010408 film Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はＭＩＳ トランジスタ、特に−次元的な伝導を
するトランジスタの製造方法に関する。
するトランジスタの製造方法に関する。
（従来の技術）
ＭＯＳ トランジスタにおける一次元伝導は、未知の部
分も多いが散乱確率の低下や相互コンダクタンスらの増
大などが期待されている。従来このようなデバイスを得
るには通常のＭＯＳＦＥＴの工程に電子ビーム露光と反
応性イオンエツチングを用いていた。（アール・イー・
ハワード（Ｒ，Ｅ、 Ｈｏｗａｒｄ）、エイチ・ジー・
クレイグヒード（Ｈ，Ｇ、 Ｃｒａｉｇｈｅａｄ）、エ
ル・ディー・シャツケル（Ｌ、 Ｄ、 Ｊａｃｋｅｌ）
ａｎｄピー、エム・マンキイウィック（Ｐ、 Ｍ、 Ｍ
ａｎｋｉｅｗｉｃｋ）：ジャーナル・オプ・バキューム
・サイエンス・アンドテクノロジ（Ｊ、 Ｖｏｃ。
分も多いが散乱確率の低下や相互コンダクタンスらの増
大などが期待されている。従来このようなデバイスを得
るには通常のＭＯＳＦＥＴの工程に電子ビーム露光と反
応性イオンエツチングを用いていた。（アール・イー・
ハワード（Ｒ，Ｅ、 Ｈｏｗａｒｄ）、エイチ・ジー・
クレイグヒード（Ｈ，Ｇ、 Ｃｒａｉｇｈｅａｄ）、エ
ル・ディー・シャツケル（Ｌ、 Ｄ、 Ｊａｃｋｅｌ）
ａｎｄピー、エム・マンキイウィック（Ｐ、 Ｍ、 Ｍ
ａｎｋｉｅｗｉｃｋ）：ジャーナル・オプ・バキューム
・サイエンス・アンドテクノロジ（Ｊ、 Ｖｏｃ。
８ｃｉ、 Ｔｅｃｈｎｏｌ、）里（１９８３）１１０１
など）第２図はこの方法で形成したＭＯＳ トランジス
タの模式的断面図であり、１がｐ型Ｓｉ基板、５がゲー
ト絶縁膜、６がゲート電極、７がｎ型反転層である。
など）第２図はこの方法で形成したＭＯＳ トランジス
タの模式的断面図であり、１がｐ型Ｓｉ基板、５がゲー
ト絶縁膜、６がゲート電極、７がｎ型反転層である。
（発明が解決しようとする問題点）
グラフィとエツチングの精度で決まるため１０００Ａ程
度が限界でそれ以下にすることは困難である。
度が限界でそれ以下にすることは困難である。
しかし、ＭＯ８反転層は１００人程度の大きさであるた
め０．１ｐｍでは充分に一次元的であるとはいえない。
め０．１ｐｍでは充分に一次元的であるとはいえない。
本発明の目的は上記欠点を除去し、確実に一次元的な伝
導チャネルを作る方法を提供することを目的とする。
導チャネルを作る方法を提供することを目的とする。
（問題点を解決するための手段）
本発明は低濃度の極薄の半導体層の両側を比較的高濃度
の層ではさみ、その断面にＭＩＳ トランジスタを作る
ことを特徴とする。
の層ではさみ、その断面にＭＩＳ トランジスタを作る
ことを特徴とする。
（実施例）
第１図は本発明によるに一部元伝導ＭＯ８トランジスタ
の１折面構造図である。ｐ型巣結晶Ｓｉ基板１上に５刈
０１７ｃｍ−３ のｐ 型Ｓｉ 層２ を 厚 さ
１１１ｍ、５×１０１６ｃｍ−３のｐ型Ｓｉ層３を厚さ
２００人、次に５ Ｘ １０１１０ｌ７のｐ型Ｓｉ層４
を厚さ０．５ｐｍ、ＭＢＥ法により堆積する。
の１折面構造図である。ｐ型巣結晶Ｓｉ基板１上に５刈
０１７ｃｍ−３ のｐ 型Ｓｉ 層２ を 厚 さ
１１１ｍ、５×１０１６ｃｍ−３のｐ型Ｓｉ層３を厚さ
２００人、次に５ Ｘ １０１１０ｌ７のｐ型Ｓｉ層４
を厚さ０．５ｐｍ、ＭＢＥ法により堆積する。
次にリソグラティおよびエツチングにより表面からｐ型
層２の途中まで削って矩形に残し、次に全面酸化をしゲ
ート酸化膜５を形成する。次にポリシリコン膜を堆積し
エツチングしてゲート電極として形成した後、ｎ十拡散
を行なってトランジスタを形成する。この際、ｐ型層２
，３．４の不純物濃度の差を適当に選ぶことにより、各
層表面でのスレシュホールド電圧ｖＴを異なる値に決め
ることができる。ここではｐ一層３の■。を最も低くす
るように設定しであるのでゲートバイアスを適当に選ぶ
ことによりｐ一層３の表面にのみ反転層７が形成される
。この反転層７はその厚さが１００人程度以下であり、
また幅はエピタキシャル成長時の不純物濃度の制御によ
って決まり、ＭＢＥ技術を用いれば１００人程度あるい
はそれ以下の制御が可能である。
層２の途中まで削って矩形に残し、次に全面酸化をしゲ
ート酸化膜５を形成する。次にポリシリコン膜を堆積し
エツチングしてゲート電極として形成した後、ｎ十拡散
を行なってトランジスタを形成する。この際、ｐ型層２
，３．４の不純物濃度の差を適当に選ぶことにより、各
層表面でのスレシュホールド電圧ｖＴを異なる値に決め
ることができる。ここではｐ一層３の■。を最も低くす
るように設定しであるのでゲートバイアスを適当に選ぶ
ことによりｐ一層３の表面にのみ反転層７が形成される
。この反転層７はその厚さが１００人程度以下であり、
また幅はエピタキシャル成長時の不純物濃度の制御によ
って決まり、ＭＢＥ技術を用いれば１００人程度あるい
はそれ以下の制御が可能である。
以上、ｎチャネルＭＯ８トランジスタを例にとり説明し
たが、不純物の種類やバイアス条件を変えればｐチャネ
ルＭＯ８トランジスタでも成り立つことは明らかである
。
たが、不純物の種類やバイアス条件を変えればｐチャネ
ルＭＯ８トランジスタでも成り立つことは明らかである
。
（発明の効果）
（３，）蝿）
以上の説明で明らかなように本発明では一次元伝導領域
の幅をＭＢＥ法などの薄膜成長によって決定するため、
従来のりソグラフイで決定されるものに対してより狭く
できるので、キャリアの伝導がより一次元的であり、優
れた効果が期待できる。
の幅をＭＢＥ法などの薄膜成長によって決定するため、
従来のりソグラフイで決定されるものに対してより狭く
できるので、キャリアの伝導がより一次元的であり、優
れた効果が期待できる。
第１図は本発明による一部元伝導ＭＯ８トランジスタの
断面模式図で、１・・・ｐ型基板、２・・・ｐ層、３・
・・ｐ一層、４・・・ｐ層、５・・・ゲート絶縁膜、６
．６．ゲート電極、７・・・ｎ型反転層である。 第２図は従来法による一部元ＭＯ８トランジスタの剛
− ロ エ Ｎへ
断面模式図で、１・・・ｐ型基板、２・・・ｐ層、３・
・・ｐ一層、４・・・ｐ層、５・・・ゲート絶縁膜、６
．６．ゲート電極、７・・・ｎ型反転層である。 第２図は従来法による一部元ＭＯ８トランジスタの剛
− ロ エ Ｎへ
Claims (1)
- 半導体基板上に基板と同一電導型の第一の半導体層と、
この第一の層の上に、これと同一電導型でキャリア濃度
が第一の層より小さくしかもその厚さが反転層の厚さて
いどあるいはそれ以下の第二の半導体層と、この第二の
層の上に同一電導型でキャリア濃度が第２の層より高い
半導体層があり、これらの層を表面から少くとも第一の
層の途中までエッチングし、露出した断面上に絶縁膜を
形成し、その上にゲート電極を形成し、かつ断面上でこ
のゲート電極の両端に基板と逆の電導型の不純物をドー
プしてソース・ドレイン電極を形成することを特徴とす
るＭＩＳトランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5997386A JPS62216269A (ja) | 1986-03-17 | 1986-03-17 | Ｍｉｓトランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5997386A JPS62216269A (ja) | 1986-03-17 | 1986-03-17 | Ｍｉｓトランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62216269A true JPS62216269A (ja) | 1987-09-22 |
Family
ID=13128623
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5997386A Pending JPS62216269A (ja) | 1986-03-17 | 1986-03-17 | Ｍｉｓトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62216269A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63284858A (ja) * | 1987-05-15 | 1988-11-22 | Seiko Instr & Electronics Ltd | 絶縁ゲ−ト電界効果トランジスタ |
| JPH0582777A (ja) * | 1991-09-24 | 1993-04-02 | Nec Corp | Ｍｏｓ型電界効果トランジスタ及びその製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60113488A (ja) * | 1983-11-24 | 1985-06-19 | Nec Corp | １次元量子サイズ効果を有する素子の作製方法 |
-
1986
- 1986-03-17 JP JP5997386A patent/JPS62216269A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60113488A (ja) * | 1983-11-24 | 1985-06-19 | Nec Corp | １次元量子サイズ効果を有する素子の作製方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63284858A (ja) * | 1987-05-15 | 1988-11-22 | Seiko Instr & Electronics Ltd | 絶縁ゲ−ト電界効果トランジスタ |
| JPH0582777A (ja) * | 1991-09-24 | 1993-04-02 | Nec Corp | Ｍｏｓ型電界効果トランジスタ及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3883372A (en) | Method of making a planar graded channel MOS transistor | |
| JP2002057329A (ja) | 縦型電界効果トランジスタ及びその製造方法 | |
| GB2052858A (en) | Method of making field effect transistors with short gates | |
| JPH0237777A (ja) | 縦型電界効果トランジスタ | |
| JP2596117B2 (ja) | 半導体集積回路の製造方法 | |
| JP3420301B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS62216269A (ja) | Ｍｉｓトランジスタの製造方法 | |
| JPH06349856A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3097673B2 (ja) | 電界効果型トランジスタ及びその製造方法 | |
| JPS6344769A (ja) | 電界効果型トランジスタ及びその製造方法 | |
| JPH04346272A (ja) | 半導体装置及びその製造方法 | |
| JP2605757B2 (ja) | 半導体装置の製造方法 | |
| JPH0521800A (ja) | Ｓｏｉｍｏｓｆｅｔ | |
| JP2001044425A (ja) | 半導体装置 | |
| JPH0521789A (ja) | 電界効果型トランジスタ及びその製造方法 | |
| JPH06275830A (ja) | アキュムレーション型多結晶シリコン薄膜トランジスタ | |
| JPS59222966A (ja) | 半導体装置 | |
| JPH01155665A (ja) | 半導体集積回路 | |
| JPS5843911B2 (ja) | ハンドウタイソウチ ノ セイゾウホウ | |
| JPH08340108A (ja) | Ｍｏｓ電界効果トランジスタとその製造方法 | |
| JPS61222270A (ja) | 電界効果トランジスタの製造方法 | |
| JPH03104283A (ja) | Ｍｏｓ型半導体装置 | |
| JPS62245678A (ja) | 電界効果トランジスタの製造方法 | |
| JPS61124177A (ja) | 半導体装置 | |
| JPH11340466A (ja) | 薄膜トランジスタ及びその製造方法 |