JPS6221445B2 - - Google Patents
Info
- Publication number
- JPS6221445B2 JPS6221445B2 JP55091372A JP9137280A JPS6221445B2 JP S6221445 B2 JPS6221445 B2 JP S6221445B2 JP 55091372 A JP55091372 A JP 55091372A JP 9137280 A JP9137280 A JP 9137280A JP S6221445 B2 JPS6221445 B2 JP S6221445B2
- Authority
- JP
- Japan
- Prior art keywords
- junction
- current
- circuit
- josephson
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 10
- 230000035945 sensitivity Effects 0.000 description 6
- 230000010354 integration Effects 0.000 description 4
- 239000002887 superconductor Substances 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000004907 flux Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/38—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of superconductive devices
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Description
【発明の詳細な説明】
本発明は、可及的に構造を簡単化して高密度集
積化に適するようにしたジヨセフソン素子利用の
フリツプフロツプ回路に関する。
積化に適するようにしたジヨセフソン素子利用の
フリツプフロツプ回路に関する。
ジヨセフソン接合は第１図ｂに示すように、超
伝導電子のトンネリングが可能な程度に薄い絶縁
薄膜１４を介して２つの超伝導体１２，１６を接
触させたものであり、同図ｃに示す如き電圧Ｖ電
流Ｉ特性を持つ。即ちこの接合Ｊの両端の電圧Ｖ
が０でも電流が流れ、そして外部電源よりこの接
合に電流を流してそれを臨界値Ic以上にすると接
合Ｊには電圧が生じる。この臨界値Icは磁場によ
つて増減する。そこで第１図ａに示すようにジヨ
セフソン接合Ｊに図示しない定電流源よりバイア
ス電流ＩBを供給し、信号線２０に信号電流ＩHを
流して該電流が生じる磁場をジヨセフソン接合Ｊ
に加える状態を考えるに、ＩH＝０、ＩB＜Icであ
れば第１図ｃに示されるように、動作点はＢにな
り、接合両端に現われる電圧Ｖは０であるが、信
号電流ＩHを流して接合Ｊに磁界を作用させ臨界
値IcをIc′に下げると（IcはＩHにより第１図ｄに
示すように変る。実線は信号線２０が導体１２，
１６と直交する場合で、これらが同方向の場合は
点線で示すように傾く）、ＩB＞Ic′なのでＢ点は
安定でなくなり、動作点は点線で示す負荷直線に
沿つて点Ｐへ飛び、接合Ｊには電圧が発生する。
Ｐ点へ移つた後は、ＩBが変らない限り安定にＰ
点にとどまる。ＩH＝０従つてIcは不変にしてＩB
をＩB′に増大させても結果は同様で、動作点は
B′点ではなく、そこから引いた負荷直線に沿つて
点P′へ飛び、該P′点が動作点になつて接合Ｊには
電圧が発生する。動作点がＰまたはP′にある状態
でＩBを増加すると動作点は図示曲線に沿つてＲ
点の方へ、更にはそれを越えて移動して行く。動
作点を戻すにはＩBを下げて０にすればよく、こ
れにより動作点はＲ，P′，Ｐ，Ｑ，Ｏと戻つて原
点Ｏに至る。この状態で再びＩBを増加し始める
と動作点は縦軸上を移動し、臨界値を越えると
Ｐ、P′側へ飛び、こうしてヒステリシスループを
画く。以上がジヨセフソン論理ゲートの動作の概
要である。
伝導電子のトンネリングが可能な程度に薄い絶縁
薄膜１４を介して２つの超伝導体１２，１６を接
触させたものであり、同図ｃに示す如き電圧Ｖ電
流Ｉ特性を持つ。即ちこの接合Ｊの両端の電圧Ｖ
が０でも電流が流れ、そして外部電源よりこの接
合に電流を流してそれを臨界値Ic以上にすると接
合Ｊには電圧が生じる。この臨界値Icは磁場によ
つて増減する。そこで第１図ａに示すようにジヨ
セフソン接合Ｊに図示しない定電流源よりバイア
ス電流ＩBを供給し、信号線２０に信号電流ＩHを
流して該電流が生じる磁場をジヨセフソン接合Ｊ
に加える状態を考えるに、ＩH＝０、ＩB＜Icであ
れば第１図ｃに示されるように、動作点はＢにな
り、接合両端に現われる電圧Ｖは０であるが、信
号電流ＩHを流して接合Ｊに磁界を作用させ臨界
値IcをIc′に下げると（IcはＩHにより第１図ｄに
示すように変る。実線は信号線２０が導体１２，
１６と直交する場合で、これらが同方向の場合は
点線で示すように傾く）、ＩB＞Ic′なのでＢ点は
安定でなくなり、動作点は点線で示す負荷直線に
沿つて点Ｐへ飛び、接合Ｊには電圧が発生する。
Ｐ点へ移つた後は、ＩBが変らない限り安定にＰ
点にとどまる。ＩH＝０従つてIcは不変にしてＩB
をＩB′に増大させても結果は同様で、動作点は
B′点ではなく、そこから引いた負荷直線に沿つて
点P′へ飛び、該P′点が動作点になつて接合Ｊには
電圧が発生する。動作点がＰまたはP′にある状態
でＩBを増加すると動作点は図示曲線に沿つてＲ
点の方へ、更にはそれを越えて移動して行く。動
作点を戻すにはＩBを下げて０にすればよく、こ
れにより動作点はＲ，P′，Ｐ，Ｑ，Ｏと戻つて原
点Ｏに至る。この状態で再びＩBを増加し始める
と動作点は縦軸上を移動し、臨界値を越えると
Ｐ、P′側へ飛び、こうしてヒステリシスループを
画く。以上がジヨセフソン論理ゲートの動作の概
要である。
通常のジヨセフソン論理ゲートではジヨセフソ
ン接合Ｊの回路と信号電流ＩHの回路とは図示の
如く分離独立しているが、この形式では多層構造
となり断線発生等、製造上難点がある。そこで本
出願人は先にジヨゼフソン接合の一方の超伝導体
（対向電極）１６に信号線２０を直結し（対向電
極それ自体を信号線とし）かつ該対向電極をグラ
ンドプレーンへ直結した（直結しないでこの部分
に抵抗が入ると、信号電流による電圧降下が該抵
抗に発生し、これは出力端電位を変えて信号電流
が出力回路に漏れたことになる）対向電極直結型
ジヨセフソン論理ゲートを案出した。これは特願
昭55−20214に説明してあるが、その概要を第２
図で説明すると１０はグランドプレーン、１２，
１４，１６がジヨセフソン接合を構成する超伝導
体およびトンネリング可能な薄層、１８は絶縁層
である。対向電極直結型のジヨセフソン論理ゲー
トでは対向電極１６を延長してその延長部部１６
ａから信号電流ＩHを流し、他端１６ｂはグラン
ドプレーン１０へ落とし、出力電圧は基部電極１
２から取出す。この型のジヨセフソン論理ゲート
は信号線部の２層を節約でき、断線発生阻止、歩
留向上に有効である。また信号電流回路と出力電
流回路とは接合Ｊで分離されており、入力電流が
出力回路へ漏れるというような問題もない。
ン接合Ｊの回路と信号電流ＩHの回路とは図示の
如く分離独立しているが、この形式では多層構造
となり断線発生等、製造上難点がある。そこで本
出願人は先にジヨゼフソン接合の一方の超伝導体
（対向電極）１６に信号線２０を直結し（対向電
極それ自体を信号線とし）かつ該対向電極をグラ
ンドプレーンへ直結した（直結しないでこの部分
に抵抗が入ると、信号電流による電圧降下が該抵
抗に発生し、これは出力端電位を変えて信号電流
が出力回路に漏れたことになる）対向電極直結型
ジヨセフソン論理ゲートを案出した。これは特願
昭55−20214に説明してあるが、その概要を第２
図で説明すると１０はグランドプレーン、１２，
１４，１６がジヨセフソン接合を構成する超伝導
体およびトンネリング可能な薄層、１８は絶縁層
である。対向電極直結型のジヨセフソン論理ゲー
トでは対向電極１６を延長してその延長部部１６
ａから信号電流ＩHを流し、他端１６ｂはグラン
ドプレーン１０へ落とし、出力電圧は基部電極１
２から取出す。この型のジヨセフソン論理ゲート
は信号線部の２層を節約でき、断線発生阻止、歩
留向上に有効である。また信号電流回路と出力電
流回路とは接合Ｊで分離されており、入力電流が
出力回路へ漏れるというような問題もない。
このジヨセフソン素子はアンド、オアなど各種
の論理ゲートに利用可能であるが、フリツプフロ
ツプ回路に利用した例を第３図に示す。この図で
J1，J2は第１、第２のジヨセフソン接合であり、
これらは並列に接続されて共通にバイアス電流Ｉ
Bを受ける。２０ａ，２０ｂはジヨセフソン接合
に対する信号線である。バイアス電流ＩBはジヨ
セフソン接合J1，J2の一方に片寄つてまたは分れ
て両方に流れるが、いずれの状態でも臨界値を越
えないように定めておく。動作を説明するに今バ
イアス電源のスイツチ（図示しない）を投入して
バイアス電流ＩBを供給開始したとすると、回路
にはインダクタンスがありかつ対称的であるから
接合J1，J2にはほゞ等しい電流が流れ始める。こ
の状態で信号電流の一方例えばＩH1を流して接合
J1は臨界値を下げＩB＞Icを実現すると、接合J1
は電圧状態となり、従つて接合J1の回路の電流は
無電圧状態の接合J2側へ移る。こうして供給され
たバイアス電流の殆んど全部が接合J2の回路に流
れる。この状態でも接合J2は上記条件により無電
圧状態である。また接合J2側へ電流が移つてしま
つたので、接合J1も無電圧状態になる。一度この
ような状態になると自己保持性があるので信号電
流ＩH1を０にしても上記状態を保つ。次に信号電
流ＩH2を流して接合J2を電圧状態にすると、該接
合を流れていたバイアス電流ＩBは接合J1側へ移
り、こうしてフリツプフロツプ動作が行なわれ
る。出力は接合J1及び又は接合J2の回路C1，C2へ
ジヨセフソン接合J3，J4を置き該回路を信号線と
して接合J3，J4を動作させて検知する。
の論理ゲートに利用可能であるが、フリツプフロ
ツプ回路に利用した例を第３図に示す。この図で
J1，J2は第１、第２のジヨセフソン接合であり、
これらは並列に接続されて共通にバイアス電流Ｉ
Bを受ける。２０ａ，２０ｂはジヨセフソン接合
に対する信号線である。バイアス電流ＩBはジヨ
セフソン接合J1，J2の一方に片寄つてまたは分れ
て両方に流れるが、いずれの状態でも臨界値を越
えないように定めておく。動作を説明するに今バ
イアス電源のスイツチ（図示しない）を投入して
バイアス電流ＩBを供給開始したとすると、回路
にはインダクタンスがありかつ対称的であるから
接合J1，J2にはほゞ等しい電流が流れ始める。こ
の状態で信号電流の一方例えばＩH1を流して接合
J1は臨界値を下げＩB＞Icを実現すると、接合J1
は電圧状態となり、従つて接合J1の回路の電流は
無電圧状態の接合J2側へ移る。こうして供給され
たバイアス電流の殆んど全部が接合J2の回路に流
れる。この状態でも接合J2は上記条件により無電
圧状態である。また接合J2側へ電流が移つてしま
つたので、接合J1も無電圧状態になる。一度この
ような状態になると自己保持性があるので信号電
流ＩH1を０にしても上記状態を保つ。次に信号電
流ＩH2を流して接合J2を電圧状態にすると、該接
合を流れていたバイアス電流ＩBは接合J1側へ移
り、こうしてフリツプフロツプ動作が行なわれ
る。出力は接合J1及び又は接合J2の回路C1，C2へ
ジヨセフソン接合J3，J4を置き該回路を信号線と
して接合J3，J4を動作させて検知する。
上記のフリツプフロツプ動作を更に詳細に説明
すると次の如くである。即ち、第３図ａの回路に
バイアス電流ＩBを与えると、回路C1，C2には
各々ＩB／２が流れる。正しくはこれは回路C1，
C2のインダクタンス比で分流するが、通常は対
称構造とするので回路C1，C2には各々ＩB／２が
流れる。第３図ｂ，ｃは接合J1，J2のＶ−Ｉ特性
を示し、ＩB／２が流れる状態では動作点はC1，
C2にある。一方の接合例えばJ1側に信号電流ＩH1
を流すと第３図ｂに示すようにJ1の臨界値は
Ic′になり、ＩB／２＞Ic′となるのでJ1の動作点は
P1へ移り、接合J1は電圧状態になる。接合J2は無
電圧状態であるから、等価的に回路C1のみに抵
抗が生じたことになり、回路C1の電流は接合J1の
電圧で回路C2へ押しやられ、回路C2の電流はＩ
B／２＋ＩB／２＝ＩBになり、J2の動作点はB2へ
移る。接合J1の動作点P1は安定ではない。即ち回
路C1の電流は回路C2へ移るので、接合J1のバイ
アス電流は０となり、動作点はＶ−Ｉ特性曲線を
P1，Q1，O1と移動してO1へ移る。こうして接合
J1，J2は共に無電圧、そて電流は全てJ2側に流れ
る状態になる。次に接合J2側に信号電流ＩH2を流
すと、第３図ｃに示すように臨界値はIc′にな
り、ＩB＞Ic′になつて動作点はP2′へ移り、接合J2
は電圧状態になる。このため回路C2の電流ＩBは
全て回路C1へ押しやられ、接合J1の動作点はB1へ
移る。接合J2では無電流になつたので動作点は
P2′からQ2を通つてO2へ移る。こうして両接合と
も無電圧、そして電流ＩBは回路C1に流れる状態
になる。こゝで再び信号電流ＩH1を流すと電流Ｉ
Bは回路C2へ押しやられ、以下同様動作を繰り返
す。
すると次の如くである。即ち、第３図ａの回路に
バイアス電流ＩBを与えると、回路C1，C2には
各々ＩB／２が流れる。正しくはこれは回路C1，
C2のインダクタンス比で分流するが、通常は対
称構造とするので回路C1，C2には各々ＩB／２が
流れる。第３図ｂ，ｃは接合J1，J2のＶ−Ｉ特性
を示し、ＩB／２が流れる状態では動作点はC1，
C2にある。一方の接合例えばJ1側に信号電流ＩH1
を流すと第３図ｂに示すようにJ1の臨界値は
Ic′になり、ＩB／２＞Ic′となるのでJ1の動作点は
P1へ移り、接合J1は電圧状態になる。接合J2は無
電圧状態であるから、等価的に回路C1のみに抵
抗が生じたことになり、回路C1の電流は接合J1の
電圧で回路C2へ押しやられ、回路C2の電流はＩ
B／２＋ＩB／２＝ＩBになり、J2の動作点はB2へ
移る。接合J1の動作点P1は安定ではない。即ち回
路C1の電流は回路C2へ移るので、接合J1のバイ
アス電流は０となり、動作点はＶ−Ｉ特性曲線を
P1，Q1，O1と移動してO1へ移る。こうして接合
J1，J2は共に無電圧、そて電流は全てJ2側に流れ
る状態になる。次に接合J2側に信号電流ＩH2を流
すと、第３図ｃに示すように臨界値はIc′にな
り、ＩB＞Ic′になつて動作点はP2′へ移り、接合J2
は電圧状態になる。このため回路C2の電流ＩBは
全て回路C1へ押しやられ、接合J1の動作点はB1へ
移る。接合J2では無電流になつたので動作点は
P2′からQ2を通つてO2へ移る。こうして両接合と
も無電圧、そして電流ＩBは回路C1に流れる状態
になる。こゝで再び信号電流ＩH1を流すと電流Ｉ
Bは回路C2へ押しやられ、以下同様動作を繰り返
す。
このようなフリツプフロツプ回路は第１図ｂの
従来構造のジヨセフソン素子で構成すると多層、
大型化し、集積度が上らない。本発明はかゝる点
を改善しようとするものであり、特徴とする所は
グランドプレーン上に絶縁層を介して配置され２
股状をなす基部電極とそれぞれジヨセフソン接合
を形成して配設される一対のＬ字状対向電極を備
え、該基部電極の基部共通部をバイアス電流入力
端とし、一対のＬ字状対向電極の各一辺の一端を
グランドプレーンに接続し外方へ突き出す各他辺
をそれぞれ信号電流入力端としてなる点にある。
次に第４図に示す実施例を参照しながらこれを説
明する。
従来構造のジヨセフソン素子で構成すると多層、
大型化し、集積度が上らない。本発明はかゝる点
を改善しようとするものであり、特徴とする所は
グランドプレーン上に絶縁層を介して配置され２
股状をなす基部電極とそれぞれジヨセフソン接合
を形成して配設される一対のＬ字状対向電極を備
え、該基部電極の基部共通部をバイアス電流入力
端とし、一対のＬ字状対向電極の各一辺の一端を
グランドプレーンに接続し外方へ突き出す各他辺
をそれぞれ信号電流入力端としてなる点にある。
次に第４図に示す実施例を参照しながらこれを説
明する。
第４図ａで１２は基部電極であり、２股状をな
す。図示しないがこれは第２図の素子のようにグ
ランドプレーン１０上に絶縁層を介して配設され
る。１４Ａ，１４Ｂはトンネリングが可能な絶縁
薄層、１６Ａ，１６Ｂは対向電極でＬ字型をな
し、基部電極１２の２股部の各脚１２ａ，１ｂと
整列するその一方の辺１６A1，１６B1は図示し
ないがグランドプレーンに接続され、外方へ突き
出す他方の辺１６A2，１６B2は信号電流ＩH1，
ＩH2の入力端となる。第４図ｂは等価回路を示
す。なお図示しないが接合J1，J2の回路に第３図
と同様に接合J3，J4を設け、これらをフリツプフ
ロツプ回路の出力端とする。動作は第３図と同様
である。たゞ第４図ａから明らかなように構造が
極めて簡単であり、高密度集積に適する。
す。図示しないがこれは第２図の素子のようにグ
ランドプレーン１０上に絶縁層を介して配設され
る。１４Ａ，１４Ｂはトンネリングが可能な絶縁
薄層、１６Ａ，１６Ｂは対向電極でＬ字型をな
し、基部電極１２の２股部の各脚１２ａ，１ｂと
整列するその一方の辺１６A1，１６B1は図示し
ないがグランドプレーンに接続され、外方へ突き
出す他方の辺１６A2，１６B2は信号電流ＩH1，
ＩH2の入力端となる。第４図ｂは等価回路を示
す。なお図示しないが接合J1，J2の回路に第３図
と同様に接合J3，J4を設け、これらをフリツプフ
ロツプ回路の出力端とする。動作は第３図と同様
である。たゞ第４図ａから明らかなように構造が
極めて簡単であり、高密度集積に適する。
ジヨセフソン素子には上記のような単接合型の
他に２接合以上の量子干渉型のものもある。第５
図ａは第２図を接合型にしたものを示す。１４
ａ，１４ｂは前述の１４，１４Ａ，１４Ｂと同様
な絶縁薄層であり、超電導体の電極１６，１２と
共にジヨセフソン接合Ｊa，Ｊbを形成する。同図
ｂは等価回路を示す。L1，L2はこれらの接合間
の電極１６，１２が持つインダクタンスを示す。
超伝導電流はグランドプレーンより遠い方の導体
を流れる性質があるので、電極１６側のインダク
タンスL1は電極１２側のインダクタンスL2より
大きく、そして感度はIc（L1＋L2）≒IcL1に応じ
て定まる。この型のジヨセフソン素子は、信号電
流が作る磁界が、薄層１４ａ、電極１６、薄層１
４ｂ、電極１２の作るループと鎖交するしないに
より接合Ｊa，Ｊbの電圧、無電圧状態が制御さ
れ、単接合型のものより感度が高い。従つて小型
化が可能である。この２接合型の素子を用いたフ
リツプフロツプ回路を第６図に示す。動作は前述
と同様である。
他に２接合以上の量子干渉型のものもある。第５
図ａは第２図を接合型にしたものを示す。１４
ａ，１４ｂは前述の１４，１４Ａ，１４Ｂと同様
な絶縁薄層であり、超電導体の電極１６，１２と
共にジヨセフソン接合Ｊa，Ｊbを形成する。同図
ｂは等価回路を示す。L1，L2はこれらの接合間
の電極１６，１２が持つインダクタンスを示す。
超伝導電流はグランドプレーンより遠い方の導体
を流れる性質があるので、電極１６側のインダク
タンスL1は電極１２側のインダクタンスL2より
大きく、そして感度はIc（L1＋L2）≒IcL1に応じ
て定まる。この型のジヨセフソン素子は、信号電
流が作る磁界が、薄層１４ａ、電極１６、薄層１
４ｂ、電極１２の作るループと鎖交するしないに
より接合Ｊa，Ｊbの電圧、無電圧状態が制御さ
れ、単接合型のものより感度が高い。従つて小型
化が可能である。この２接合型の素子を用いたフ
リツプフロツプ回路を第６図に示す。動作は前述
と同様である。
量子干渉型のジヨセフソン素子の感度が単接合
型のジヨセフソン素子の感度より大である事は、
上記のように前者では信号電流の作る磁界が上記
ループに鎖交する（これは比較的交率よく行なわ
れる）ことにより制御が行なわれるのに対し、後
者では接合（J1，J2など）に信号電流の作る磁界
が入り込む（接合は薄いので入らないものが多
く、非効率的）ことにより制御が行なわれること
に起因すると言えるが、更に詳細に説明すると次
の如くである。
型のジヨセフソン素子の感度より大である事は、
上記のように前者では信号電流の作る磁界が上記
ループに鎖交する（これは比較的交率よく行なわ
れる）ことにより制御が行なわれるのに対し、後
者では接合（J1，J2など）に信号電流の作る磁界
が入り込む（接合は薄いので入らないものが多
く、非効率的）ことにより制御が行なわれること
に起因すると言えるが、更に詳細に説明すると次
の如くである。
単接合ジヨセフソン素子のIc−ＩH特性は第７
図ａそして２接合量子干渉型のジヨセフソン素子
のIc−ＩH特性は第７図ｃの如くである。第７図
ａでＩHを増加して行くとIcが減少し、谷を作つ
た後再び増加する。最初の山は０モード、次の山
は１モードと呼ばれ、前者は接合に磁束量子φ０
（＝ｈ／２ｅ＝2.07×10-15wb、こゝでｈはプランクの
定 数、ｅは電子１個の電荷）が入つていない状態、
後者は１つ入つた状態である。信号電流ＩHが流
れると接合には渦電流が発生するが、谷では渦電
流の作る磁束がちようどφ０になる。２接合量子
干渉型の場合も山を作るが、この山は多数であ
り、各々はやはりφ０が０個である０モード、１
個である１モード、……………と呼ばれる。これ
らの山の包絡線は第７図ａの曲線と同じである。
多数の山ができるのは、この型の素子は第７図ｄ
に示すように磁束の入る場所が大きく作られてお
り、入り易いことによる。感度はIc−ＩH特性曲
線の傾き（ＩHの増加に対するIcの減少割合）で
あるので、ａよりｃの方が即ち単接合型より２接
合型の方が大きい。
図ａそして２接合量子干渉型のジヨセフソン素子
のIc−ＩH特性は第７図ｃの如くである。第７図
ａでＩHを増加して行くとIcが減少し、谷を作つ
た後再び増加する。最初の山は０モード、次の山
は１モードと呼ばれ、前者は接合に磁束量子φ０
（＝ｈ／２ｅ＝2.07×10-15wb、こゝでｈはプランクの
定 数、ｅは電子１個の電荷）が入つていない状態、
後者は１つ入つた状態である。信号電流ＩHが流
れると接合には渦電流が発生するが、谷では渦電
流の作る磁束がちようどφ０になる。２接合量子
干渉型の場合も山を作るが、この山は多数であ
り、各々はやはりφ０が０個である０モード、１
個である１モード、……………と呼ばれる。これ
らの山の包絡線は第７図ａの曲線と同じである。
多数の山ができるのは、この型の素子は第７図ｄ
に示すように磁束の入る場所が大きく作られてお
り、入り易いことによる。感度はIc−ＩH特性曲
線の傾き（ＩHの増加に対するIcの減少割合）で
あるので、ａよりｃの方が即ち単接合型より２接
合型の方が大きい。
量子干渉型ジヨセフソン素子のIc−ＩH特性曲
線は、該素子のインダクタンスＬ（第５図のL1
とL2）と臨界値Icとの積LIcにより第８図ａ，ｂ，
ｃの如く変る。なお第８図は第７図ｃより横軸を
拡大している。ａはLIc／φ０≪１のとき、ｂは
LIc／φ０＝１／２のとき、ｃはLIc／φ０＝１
のときである。図示のようにLIc／φ０が大きく
なるにつれてIc−ＩH特性曲線の傾斜が急にな
り、感度が向上する。但しLIc／φ０が大きくな
ると山と山の重なりが著しくなるので第８図ｂの
LIc／φ０＝１／２程度が望ましい。
線は、該素子のインダクタンスＬ（第５図のL1
とL2）と臨界値Icとの積LIcにより第８図ａ，ｂ，
ｃの如く変る。なお第８図は第７図ｃより横軸を
拡大している。ａはLIc／φ０≪１のとき、ｂは
LIc／φ０＝１／２のとき、ｃはLIc／φ０＝１
のときである。図示のようにLIc／φ０が大きく
なるにつれてIc−ＩH特性曲線の傾斜が急にな
り、感度が向上する。但しLIc／φ０が大きくな
ると山と山の重なりが著しくなるので第８図ｂの
LIc／φ０＝１／２程度が望ましい。
以上説明したように本発明によれば小型、高密
度集積化が可能なフリツプフロツプ回路が得ら
れ、そしてフリツプフロツプ回路はメモリセルだ
けでなくデコーダその他種々の回路に広く利用さ
れるので、極めて有効である。
度集積化が可能なフリツプフロツプ回路が得ら
れ、そしてフリツプフロツプ回路はメモリセルだ
けでなくデコーダその他種々の回路に広く利用さ
れるので、極めて有効である。
第１図ａ，ｂ，ｃ，ｄはジヨセフソン素子を説
明する等価回路図、断面図、および特性図、第２
図は対向電極直結型のジヨセフソン素子の説明
図、第３図ａ〜ｃはジヨセフソン素子利用のフリ
ツプフロツプの回路図および特性図、第４図ａ，
ｂは本発明の実施例を示す斜視図および等価回路
図、第５図ａ，ｂは２接合型の対向電極直結型素
子の断面図および等価回路図、第６図は第５図素
子利用のフリツプフロツプの回路図、第７図およ
び第８図はジヨセフソン素子の感度の説明図であ
る。 図面で１２は基部電極、J1，J2はジヨセフソン
接合、１６Ａ，１６Ｂは対向電極、ＩBはバイア
ス電流、１０はグランドプレーン、ＩH1，ＩH2は
信号電流である。
明する等価回路図、断面図、および特性図、第２
図は対向電極直結型のジヨセフソン素子の説明
図、第３図ａ〜ｃはジヨセフソン素子利用のフリ
ツプフロツプの回路図および特性図、第４図ａ，
ｂは本発明の実施例を示す斜視図および等価回路
図、第５図ａ，ｂは２接合型の対向電極直結型素
子の断面図および等価回路図、第６図は第５図素
子利用のフリツプフロツプの回路図、第７図およ
び第８図はジヨセフソン素子の感度の説明図であ
る。 図面で１２は基部電極、J1，J2はジヨセフソン
接合、１６Ａ，１６Ｂは対向電極、ＩBはバイア
ス電流、１０はグランドプレーン、ＩH1，ＩH2は
信号電流である。
Claims (1)
- １ グランドプレーン上に絶縁層を介して配置さ
れ２股状をなす基部電極と、その２股部の基部電
極とそれぞれジヨセフソン接合を形成して配設さ
れる一対のＬ字状対向電極を備え、該基部電極の
基部共通部をバイアス電流入力端とし、一対のＬ
字状対向電極の各一辺の一端をグランドプレーン
に接続し外方へ突き出す各他辺をそれぞれ信号電
流入力端としてなることを特徴とするジヨセフソ
ン素子を用いたフリツプフロツプ回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9137280A JPS5717221A (en) | 1980-07-04 | 1980-07-04 | Flip-flop circuit using josephson element |
| DE8181300724T DE3161996D1 (en) | 1980-02-20 | 1981-02-20 | Superconductive logic device incorporating a josephson junction |
| US06/236,579 US4423430A (en) | 1980-02-20 | 1981-02-20 | Superconductive logic device |
| EP81300724A EP0035350B1 (en) | 1980-02-20 | 1981-02-20 | Superconductive logic device incorporating a josephson junction |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9137280A JPS5717221A (en) | 1980-07-04 | 1980-07-04 | Flip-flop circuit using josephson element |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5717221A JPS5717221A (en) | 1982-01-28 |
| JPS6221445B2 true JPS6221445B2 (ja) | 1987-05-13 |
Family
ID=14024539
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9137280A Granted JPS5717221A (en) | 1980-02-20 | 1980-07-04 | Flip-flop circuit using josephson element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5717221A (ja) |
-
1980
- 1980-07-04 JP JP9137280A patent/JPS5717221A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5717221A (en) | 1982-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5930165A (en) | Fringe field superconducting system | |
| US3370210A (en) | Magnetic field responsive superconducting tunneling devices | |
| JPS60160675A (ja) | 準粒子注入型超電導素子 | |
| US4710651A (en) | Josephson-junction logic device | |
| JPS6221445B2 (ja) | ||
| JP3231742B2 (ja) | 積層構造を用いる単電子トンネルトランジスタ | |
| JPS5846727A (ja) | ジヨセフソン効果を用いた電流注入型論理ゲ−ト回路 | |
| US3697826A (en) | Josephson junction having an intermediate layer of a hard superconducting material | |
| JPH0217943B2 (ja) | ||
| JPS592388B2 (ja) | 準粒子注入制御型超電導素子 | |
| US4164030A (en) | Film cryotron | |
| JP2955407B2 (ja) | 超電導素子 | |
| JPS631085A (ja) | 超電導三端子素子 | |
| RU2051445C1 (ru) | Сверхпроводниковый усилитель тока на основе эффекта джозефсона | |
| JP3669891B2 (ja) | 超電導単一磁束量子回路 | |
| JP3232642B2 (ja) | 電流変調装置 | |
| JP2931725B2 (ja) | 超電導素子 | |
| JPS6053966B2 (ja) | ジョセフソン論理ゲ−ト | |
| JPH07211948A (ja) | 微小トンネル接合超伝導トランジスタ | |
| JP3469675B2 (ja) | 磁気スピン素子 | |
| JP2583924B2 (ja) | 超電導スイッチング素子 | |
| JP3024400B2 (ja) | ジョセフソン接合素子およびその製造方法 | |
| Jillie et al. | JAWS-SNAP refractory logic circuits | |
| JPH05291637A (ja) | 超電導電界効果型素子 | |
| JPH033396B2 (ja) |