JPS62213482A - 固体撮像装置 - Google Patents

固体撮像装置

Info

Publication number
JPS62213482A
JPS62213482A JP61054780A JP5478086A JPS62213482A JP S62213482 A JPS62213482 A JP S62213482A JP 61054780 A JP61054780 A JP 61054780A JP 5478086 A JP5478086 A JP 5478086A JP S62213482 A JPS62213482 A JP S62213482A
Authority
JP
Japan
Prior art keywords
horizontal
horizontal signal
line
signal line
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61054780A
Other languages
English (en)
Inventor
Toshio Miyazawa
敏夫 宮沢
Kayao Takemoto
一八男 竹本
Shigeo Nakamura
重雄 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP61054780A priority Critical patent/JPS62213482A/ja
Publication of JPS62213482A publication Critical patent/JPS62213482A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14643Photodiode arrays; MOS imagers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、固体撮像装置に関するもので、例えば、光
電変換素子により形成される画素信号をMOSFET 
(絶縁ゲート形電界効果トランジスタ)を介して取り出
す方式の固体撮像装置に利用して有効な技術に関するも
のである。
〔従来の技術〕
従来より、フォトダイオードとスイッチMO3FETと
の組み合わせからなる固体撮像装置が公知である。この
ような固体撮像装置に関しては、例えば特開昭56−1
52382号公報がある。
〔発明が解決しようとする問題点〕
本願発明者は、この発明に先立って第3図に示すような
固体撮像装置に用いられる画素アレイを開発した。1つ
の画素セルは、フォトダイオードD1と垂直走査線にそ
のゲートが結合されたスイッチMO3FETQIと、水
平走査線にそのゲ−トが結合されたスイッチMO3FE
TQ2の直列回路から構成される。上記フォトダイオー
ドD1及びスイッチMO3FETQI、Q2からなる画
素セルと同じ行(水平方向)に配置される他の同様な画
素セル(D2.Q3.Q4)等の出力ノードは、同図に
おいて横方向に延長される水平信号線H3Iに結合され
る。他の行についても上記同様な画素セルが同様に結合
される。上記水平信号線H3I等には、それに対応した
垂直走査線■11が平行して配置される。この垂直走査
線v1には、それに対応した画素セルのスイッチMO3
FETQI、Q3等が結合される。このことは、例示的
に示されている他の行の垂直走査線v2、■3等におい
ても同様である。
水平走査線は、同図において縦方向に延長され、同じ列
に配置される画素セルのスイッチMO3FETQ2.Q
6及びQIO等のゲートは、共通の水平走査線H1に結
合される。他の列に配置される画素セルも上記同様に対
応する水平走査線H2等に結合される。
上記垂直走査線■1、v2、及び■3は、上記水平信号
線H3IないしH33を縦(垂直)方向に延長される出
力線vSに結合させるスイッチMO3FETQI 3な
いしQ15のゲートにも結合される。この出力線vSと
バイアス電圧VBとの間には、読み出し用の負荷抵抗R
が設けられる。
この負荷抵抗Rを通して、画素セルが選択されたとき、
フォトダイオードに蓄積された光信号に対応した電流が
流れることによって、その画素セルからの読み出し動作
と、次の読み出し動作のためのリセット(プリチャージ
)動作とが同時に行われる。上記負荷抵抗Rにより得ら
れた電圧信号は、センスアンプSAによって増幅され、
図示しない出力回路に伝えられる。
上記各行の水平信号線)ISIないしHS 3には、水
平帰線期間において発生されるリセット信号R8によっ
てオン状態にされるMO3FETQ20ないしQ22が
設けられる。これらのMO3FETQ20ないしQ22
のオン状態によって、一定のバイアス電圧VBが各水平
信号IH3IないしHS3に与えられる。このようなM
O3FETQ20ないしQ22が設けられる理由は、次
の通りである。上記水平信号線H3IないしH33に結
合されるスイッチMOS F ETのドレイン等の半導
体領域も感光性を持つことがあり、第4図に示すように
、寄生フォトダイオード等により形成される偽信号(ス
メア、プルーミング)Nlが、非選択時にフローティン
グ状態にされる水平信号線H52に蓄積される。この回
路では上記スイッチMO3FETQ20ないしQ22に
より水平帰線期間において、全ての水平信号線HSIな
いしH83を所定のバイアス電圧VBにリセットするも
のである。これにより、第4図に示すように、次に選択
される水平信号線H32に関しては、常に上記偽信号を
リセットした状態から画素信号を取り出すものであるた
め、出力される画像信号に含まれる偽信号を大幅に低減
できる。
しかしながら、上記回路においては、本願発明者の研究
により、上記スイッチMO3FETQ20ないしQ22
におけろゲートとソース間におけるオーバーラツプ容量
等の寄生容量が存在するためスイッチMO3FETQ2
0ないしQ22がオン状態からオフ状態に切り替わると
き、言い換えるならば、次に読み出しが開始される水平
信号線H32等に対してもカップリングノイズN2が発
生してしまうという新たな問題点の生じることが判明し
た。なお、上記偽信号(スメア、ブルーミング)に関し
ては、例えば、特開昭57−17276号公報に詳細に
述べられている。
この発明の目的は、簡単な構成により高品質の画像信号
を得ることのできる固体撮像装置を提供することにある
この発明の前記ならびにそのほかの目的と新規な特徴は
、本明細書の記述および添付図面から明らかになるであ
ろう。
〔問題点を解決するための手段〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記の通りである。
すなわち、光電変換素子と垂直走査線にその制御端子が
結合されるスイッチ素子及び水平走査線にその制御端子
が結合されるスイッチ素子からなる画素セルがマトリッ
クス配置されてなる画素アレイにおいて、上記画素セル
の出力ノードが共通に結合される水平信号線に、その偽
信号によるレベル低下を補うような微少電流を供給する
電流供給手段を設けるものである。
〔作 用〕
上記した手段によれば、上記微少電流供給手段により、
非選択の水平信号線の偽信号を定常的に除去するもので
あるから、スイッチングによるリセット動作のようなカ
ップリングノイズの発生を防止できる。
(実施例〕 第1図には、この発明の一実施例の要部回路図が示され
ている。同図では、3行、2列分の回路が代表として例
示的に示されている。同図の各回路素子は、公知の半導
体集積回路の製造技術によって、特に制限されないが、
単結晶シリンコンのような1個の半導体基板上において
形成される。
1つの画素セルは、フォトダイオードDiと垂直走査線
にそのゲートが結合されたスイッチMO3F ETQ 
1と、水平走査線にそのゲートが結合されたスイッチM
O3FETQ2の直列回路から構成される。上記フォト
ダイオードD1及びスイッチMOSFETQI、Q2か
らなる画素セルと同じ行(水平方向)に配置される他の
同様な画素セル(D2.Q3.Q4)等の出力ノードは
、同図において横方向に延長される水平信号線H3Iに
結合される。他の行についても上記同様な画素セルが同
様に結合される。上記水平信号線H3I等には、それに
対応した垂直走査線v1が平行して配置される。この垂
直走査線Vlには、それに対応した画素セルのスイッチ
MO3FETQI、Q3等が結合される。このことは、
例示的に示されている他の行の垂直走査線V2及びv3
においても同様である。
水平走査線は、同図において縦方向に延長され、同じ列
に配置される画素セルのスイッチMO3FETQ2.Q
6.及びQIOのゲートは、共通の水平走査線H1に結
合される。他の列に配置される画素セルも上記同様に対
応する水平走査線H2等に結合される。
上記垂直走査線v1、v2及びv3は、上記水平信号線
H3IないしH33を縦(垂直)方向に延長される出力
線vSに結合させるスイッチMO3FETQ13ないし
Q15のゲートにも結合される。この出力線vSとバイ
アス電圧VBとの間には、読み出し用の負荷抵抗Rが設
けられる。この負荷抵抗Rを通して、画素セルが選択さ
れたとき、フォトダイオードに蓄積された光信号に対応
した電流が流れることによって、その画素セルからの読
み出し動作と、次の読み出し動作のためのリセット(プ
リチャージ)動作とが同時に行われる。上記負荷抵抗R
により得られた電圧信号は、センスアンプSAによって
増幅され、図示しない出力回路に伝えられる。
この実施例では、特に制限されないが、上記各行の水平
信号線H3IないしH33には、スメア、ブルーミング
等の偽信号を除去するために、実質的にダイオード形態
にされるMO3FETQ16ないしQlBが設けられる
。すなわち、上記MO3FETQ16ないしQlBのド
レインには、バイアス電圧VBが与えられる。上記MO
S F ETQ16ないしQlBのゲートには、特に制
限されないが、バイアス電圧VB’が与えられる。これ
ら両バイアス電圧VBとVB’ とを等しく設定するこ
とにより、これらのMO3FETQI 6ないしQlB
は、そのゲートとドレインに共通の電位が与えられるこ
とによってダイオード形態にされる。
これらのMO3FETQ16ないしQlBは、スイッチ
MO3FETQ13ないしQ15に比べてそのコンダク
タンスが十分小さく形成される。
1い換えるならば、上記各MO3FETQL6ないしQ
lBのオン抵抗値は、上記MO3FETQ13ないしQ
15に比べて十分大きな抵抗値に設定される。これによ
って、例えば第2図に示すように、垂直走査線V1がハ
イレベルの選択状態ににされると、これに応じて1つの
スイッチM O5FETQ13と、この行に配置された
画素セルの各スイッチMO5FETQI、Q3等がオン
状態される。そして、水平走査fiH1がハイレベルの
選択状態のとき、この列に対応した画素セルのスイッチ
M OS F E T Q 2、Q6及びQIO等がオ
ン状態になって上記行列の交差点に配置される1つの画
素セルの読み出し動作を行う、このような読み出し動作
において、フォトダイオードD1に流れる光電変換電流
は、上記ダイオード形態の上記MO3FE’rQ16が
存在するにもかかわらず、上記負荷抵抗RとスイッチM
O3FETQI 3を通して流れるものとされる。これ
により、1ドツトの画素信号の読み出しが行われる。以
下、水平走査線が次々に選択され、1行分の画素信号の
読み出しが行われる。
このような1行分(Vl)の画素信号の読み出し動作の
とき、非選択状態に置かれる他の行の水平信号線H52
及びH32等は、上記スイッチMO5FETQI 4、
Q15がオフ状態にされることより、実質的にフローテ
ィング状態に置かれる。
これらの水平信号線H32ないしH33等に結合される
スイッチMO3FETのドレイン等の半導体領域も感光
性を持つことがあり、このような寄生フォトダイオード
により形成される偽信号(スメア、ブルーミング)Nl
が上記フローティング状態の各水平信号vAHS2ない
しH53等に蓄積される。この実施例では、上記偽信号
N1の発生によって、第2図に示すように非選択状態の
水平信号線H32のレベルがプリチャージ(バイアス)
電圧VBより上記MO3FETQI ?のしきい値電圧
vth分だけ低下すると、MOSFETQI7がオン状
態になって偽信号Nlを自動的にリセットさせるもので
ある。言い換えるならば、水平信号線HS 2における
偽信号N1のレベルをMOSFETのしきい値電圧vt
hのような微少電圧に制限するものである。これにより
、次に、選択される水平信号aHs2に関しては、常に
上記偽信号を実質的なリッセト状態にされたいる状態か
ら画素信号を取り出すものであるため、出力される画像
信号に含まれる偽信号を大幅に低減できる。
この実施例では、上記偽信号の除去にパルス信号を用い
るものでないので、リセットパルスを用いるときのよう
なカップリングノイズが水平信号線に発生することが防
止できる。また、上記リセットパルスが不要になるため
、パルス発生回路の簡素化が図られる。
なお、第1図において、MOSFETQI 6ないしQ
lBのゲートに供給されるバイアス電圧VB’ は、バ
イアス電圧VB+Vtbにするものであってもよい。こ
の場合には、非選択状態の水平信号線のレベルがバイア
ス電圧VBより少しでも低下すると、それに対応したM
OSFETQI 6ないしQlB等がオン状態になって
、非選択状態の水平信号線のレベルを常にプリチャージ
(バイアス)レベルに維持させることができる。これに
よって、偽信号を実質的に完全に除去することができる
。したがって、上記M OS F E T Q 16な
いしQlB等は、高抵抗手段、例えばポリシリコン高抵
抗に訂き換えることができるものである。
上記の実施例から得られる作用効果は、下記の通りであ
る。すなわち、 (1)水平信号線に比較的大きな抵抗値を持つダイオー
ド形態のMOSFETないし高抵抗手段を介してバイア
ス電圧を供給することによって、非選択状態の水平信号
線に発生する偽信号を除去することができる。これによ
って、パルス信号によりスイッチ制御されるリセット用
MOS F ETを用いた場合のようなカップリングノ
イズが水平信号線に発生することを防止することができ
るから、上記偽信号の除去と相俟って、高品質の画素信
号を得ることができるという効果が得られる。
(2)延抗手段によって偽信号を除去するものであるた
め、タイミングパルスが不要となり、タイミング発生回
路の簡素化を図ることができるという効果が得られる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない0例えば、第1図の実施例
回路において、垂直信号線は、奇数フィールドと偶数フ
ィールドとで1本分づらぜて一対づつ選択状態にするよ
うにしてもよい。これにより、インクレースに対して空
間的重心を上下に移動させた画像信号を得ることができ
る。この場合、上記のように一対づつ選択される水平信
号線に対応して一対からなる出力信号線を設けるものと
してもよい、また、各スイッチ素子は、MOSFETの
ように制御端子を持ち、アナログスイッチ動作を行うも
のであれば何であってもよい。
この発明は、固体撮像装置として広く利用できるもので
ある。
〔発明の効果〕
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。すなわち、水平信号線に比較的大きな抵抗値を持つダ
イオード形態のMOSFETないし高抵抗手段を介して
バイアス電圧を供給することによって、非選択状態の水
平信号線に発生する偽信号を除去することによって、パ
ルス信号によりスイッチ制御されるリセット用MO3F
ETを用いた場合のようなカンプリングノイズが水平信
号線に発生することを防止することができる。
【図面の簡単な説明】
第1図は、この発明の一実施例を示す要部回路図、 第2図は、その概略動作の一例を説明するためのタイミ
ング図、 第3図は、本願発明者等によりこの発明に先立って開発
された固体撮像装置の要部回路図、第4図は、その概略
動作の一例を説明すためのタイミング図である。 VSR・・垂直シフトレジスタ、H3P・・水平シフト
レジスフ、S A・・センスアンプへ゛・、

Claims (1)

  1. 【特許請求の範囲】 1、光電変換素子と垂直走査線にその制御端子が結合さ
    れるスイッチ素子及び水平走査線にその制御端子が結合
    されるスイッチ素子からなる画素セルと、同じ行に配置
    された画素セルの出力ノードが共通に結合される水平信
    号線と、上記垂直走査線にその制御端子が結合され、上
    記水平信号線を出力信号線に結合させるスイッチ素子か
    らなるマトリックス構成の画素アレイと、上記出力信号
    線に負荷抵抗手段を介して直流バイアス電圧を供給する
    負荷回路と、上記水平信号線に上記水平信号線を出力線
    に結合させるスイッチ素子に比べて大きな抵抗値を持つ
    ようにされた抵抗手段を介して直流バイアス電圧を供給
    する抵抗手段とを含むことを特徴とする固体撮像装置。 2、上記各スイッチ素子及び抵抗手段はMOSFETで
    あることを特徴とする特許請求の範囲第1項記載の固体
    撮像装置。
JP61054780A 1986-03-14 1986-03-14 固体撮像装置 Pending JPS62213482A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61054780A JPS62213482A (ja) 1986-03-14 1986-03-14 固体撮像装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61054780A JPS62213482A (ja) 1986-03-14 1986-03-14 固体撮像装置

Publications (1)

Publication Number Publication Date
JPS62213482A true JPS62213482A (ja) 1987-09-19

Family

ID=12980284

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61054780A Pending JPS62213482A (ja) 1986-03-14 1986-03-14 固体撮像装置

Country Status (1)

Country Link
JP (1) JPS62213482A (ja)

Similar Documents

Publication Publication Date Title
US5276521A (en) Solid state imaging device having a constant pixel integrating period and blooming resistance
EP0908957B1 (en) Image sensing apparatus, signal detection apparatus, and signal accumulation apparatus
US9490291B2 (en) Solid state imaging device and camera system
US7362366B2 (en) High-speed solid-state imaging device capable of suppressing image noise
KR0155017B1 (ko) 고체촬상장치
US7525587B2 (en) Image sensors with pixel reset
EP0576104B1 (en) Photoelectric transducer apparatus
EP1713250A2 (en) Amplifying solid-state imaging device
JP4288346B2 (ja) 撮像装置及び画素回路
US5831675A (en) Solid state imaging device
US4870493A (en) Solid-state matrix array imaging device controlled by vertical scanning registers for read-out and for photo-sensitivity control
US4806779A (en) Solid-state image pickup apparatus using static induction transistors for performing non-destructive readout
JPS62213482A (ja) 固体撮像装置
JP2776804B2 (ja) 固体撮像装置
JP2887508B2 (ja) 固体撮像装置
KR20060041013A (ko) Cmos 이미지 센서 및 그 구동 방법
JPS62213481A (ja) 固体撮像装置
JPS62214779A (ja) 固体撮像装置
JPS6313582A (ja) 固体撮像装置
JP2830519B2 (ja) 固体撮像装置
JP2511867B2 (ja) 固体撮像装置
JPS63276378A (ja) 固体撮像装置
JPS6041375A (ja) 固体撮像素子
JPH0248874A (ja) 固体撮像素子
JPH0486166A (ja) 固体撮像装置