JPS62210582A - 対話型レイアウト計画支援装置 - Google Patents

対話型レイアウト計画支援装置

Info

Publication number
JPS62210582A
JPS62210582A JP61052469A JP5246986A JPS62210582A JP S62210582 A JPS62210582 A JP S62210582A JP 61052469 A JP61052469 A JP 61052469A JP 5246986 A JP5246986 A JP 5246986A JP S62210582 A JPS62210582 A JP S62210582A
Authority
JP
Japan
Prior art keywords
layout
objective function
block
designer
equipment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61052469A
Other languages
English (en)
Inventor
Koji Oga
幸治 大賀
Yutaka Wada
裕 和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP61052469A priority Critical patent/JPS62210582A/ja
Publication of JPS62210582A publication Critical patent/JPS62210582A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、計算機支援設計装置(CAD)に係り、特に
プラント機器あるいはLSI回路等のレイアクト設計に
おいて、各種計画技法により自動的にレイアウトを実施
し、かつその結果を、対話方式で修正する作業を支援す
る装置に関する。
〔従来の技術〕
従来、レイアウトの修正を支援する方法としては、例え
ば特開昭58−114265号公報に記載の方法がある
。この手法は、プリント基板やICの設計において、回
路素子ごとに情報モジュールを用意し、設計変更に関連
して接続情報が変更されたことを示すフラグを情報モジ
エール内に持たせ、このフラグを参照して、レイアクト
変更が必要な回路素子を選択するものであり、設計変更
を実施する部分を減じることにより、コンピュータ・シ
ステムおよび対話型システムの利用者が実際に行なう作
業量を減少しようというものである。しかし、この方法
においては、対話型システムの利用者が、レイアウト設
計を変更する作業を支援する方法については配慮されて
いない。
〔発明が解決しようとする問題点〕
一般に、プラント機器あるいはLSI回路等のレイアウ
ト設計は、各種計画技法を用いて自動的に実施されるが
、通常は、プログラムだけでは処理しきれない部分が残
る。そのため、その部分については人間が補い、必要な
部分の手直しを実施するために、対話型で修正の指令を
入力するという方式が採られる。この修正では、人間の
持つ経験を生かすと共K、自動的に実施されたレイアッ
ト結果からの情報を考慮1反映する必要がある。
したがって、修正作業を効率的に実施する喪めには、自
動的なレイアクト結果についての情報を効率良く人間に
示す必要がある。しかし、従来の技術では、この点のつ
いての配慮が十分とはいえない。
本発明の目的は、各種計画技法を用いた自動レイアウト
結果の人間による修正作業を効率良〈実施するための装
置を提供することにある。
〔問題点を解決するための手段〕・ 上記目的を達成するため釦、本発明になる装置では、レ
イアウト結果を示す機器あるいは回路素子等の配置図と
ともに、各種計画手法による自動レイアウトで使用した
評価基準、すなわち目的関数についての情報を同時に、
表示装置上に出力する。
〔作用〕
機器あるいは回路素子等の配置図と、それに対応した評
価基準(目的関数)についての情報が同時に表示され、
機器あるいは回路素子等の位置の修正が、目的関数をど
の程度増加させるかを、設計者は容易に認識することが
可能である。これによって、設計者は、過去の設計釦お
いて得九経験と定量的な評価基準の両方を反映しながら
、効率〔実施例〕 以下、本発明になる装置の実施例を図を用いて説明する
第1図は、本発明になる装置の構成を示すブロック図で
ある。図において、1は機器あるいは回路素子等(以下
ブロックと称する)の配置図および目的関数に係る情報
を出力する表示装置、2はブロック配置の変更案1表示
装置に表示する情報の種別等を入力するために用いられ
る入力装置、3は演算装量、4け演算の結果得られた情
報を記憶する記憶装置である。
第2図は、上記演算装置内での処理の概要を示す流れ図
である。図のように、最適なブロック配置を自動的に決
定するための計画手法による最適化計算が実施され、そ
の結果得られ九N個の最適解xI(i=1.・・・、N
)が記憶装置に記憶される(ここでは、一般的な場合と
して、N個の最適解を持つ問題を考える)。次いで、N
個の最適解る配置図、および目的関数fの値等を、設計
者の要求に応じ表示装置上に表示する。設計者により採
用する最適解x41が指定されると、設計者からの処理
要求に応じて、X=近傍での目的関数値f1およびその
偏導関数値σf/σXi等を計算し、配置図1等高線等
を表示画面上に出力する。
第3図、第4図は各々ブロックの配置図、ブロックBの
位置座標(xs、yb)に関する目的関数fの等高線を
示したものである。なお、ここで示し次例題は、領域6
内に、人〜Eまでの5個の矩形ブロック5を配置する問
題であり、次のように定式化されている。つまり、各ブ
ロックについて、各々のブロックの対角線の交点をブロ
ックの位置座標(X++ 3’t ) +  (”” 
s ”i、e)とし、この点(x+、yt)t−中心と
するブロックの内接円7を、ブロックの大きさを示すも
のとして定義する。そして、領域内で、各ブロックが重
ならないという制約条件の下で、目的関数f、 f”f (Xa、)’a @ Xb* Yb、・”+ 
Xs * V@)   (1)を最小化する。ここで、
目的関数としては、各ブロックの相対距離、配線長など
についての和が選ばれている。
上記の問題を、例えば非線形最適化法を用いて解いて得
られた配置図が第4図に示されている。
図では、矩形ブロックの大きさを上記の如く内接円によ
り近似したために、ブロックA及びBが重なっている。
この重なりを、設計者が修正する必要がある。
設計者の配置修正を支援するために、第4図に示した等
高線が表示装置上に、配置図と共に表示される。第4図
に示した等高線は、(xb、yb)の2次元空間につい
てのものであり、これは設計者からの、ブロックBの位
置修正に必要な情報を提供せよ、との指示により表示さ
れたものである。
図にお諭で、円8は、最適化問題(1)での制限領域を
示したものであり、これは設計者の要求により表示され
る。図のように、最適化計算によって、ブロックA、B
(の内接円)が重ならない範囲で最小化されている。
配置修正は、点すの位fを移動することにより実施され
る。点すの移動についての情報は、入力装置に設けられ
たマクス、あるいはキーボード等を用いて入力される。
設計者は、第4図に示された等高線を見ながら、目的関
数値の増加の少ない方向に点すを移動していく。点すの
移動に移ない配置図のブロックBも移動される。最終的
に、点すはb′の位置に移動され、ブロックBはB′の
位置となり、ブロックAとの重なシが修正される。
また、ブロックBの移動は、目的関数の増加の最も少な
い方向に移動されている。なお、設計者による点すの移
動を支援するために、第4図の如く、移動の途中段階で
の目的関数値(図中f (b”) )、あるいは、点b
“での最も目的関数値の増加の少ない方向(図中矢印9
)などを示すことも可能である。また点すからの目的関
数値の増加の最小となる軌跡91を示すことも可能であ
る。
以上の如く、配置図と等高線−を同時に表示し、設計者
の入力によるブロックの移動の過程を、両図に同時に示
すことにより、効率の良い、かつ、最適な配置修正が可
能となる。
第5図、および第6図は、他の配置修正の例を示し念も
のでアシ、第5図は、ブロックA、Hの相対的な位置関
係を変えずK、2ブロツクの位置を修正する場合、第6
図は、ブロックCおよびブロックEを、指定された、矢
印10および11の方向に移動する場合を示したもので
ある。これらの場合も、移動の自由度は2となる念め、
目的関数fについての等高線、その他の情報を、前の例
と同様に、2次元で表示することが可能である。
なお、ここでは、2次元の等高線を表示する例を示した
が、3次元の場合についても、等高線の示す目的関数値
を色、もしくは濃淡を変化させて示す1.あるいは目的
関数の勾配の大きさ、方向を矢印の大きさ方向で示し、
かつ、矢印の色で目的関数値を示す、などの方法を用い
れば同様にして、目的関数値についての情報表示が可能
である。
第7図は、本実施例になるもう1つの機能を示すための
ブロック配置図、第8図はそれに対応する等高線を示す
図であり、第7図のI、Ifの範囲での(xa、 )’
a ) +  (X1le Yb )平面上の等高線を
示したものである。
この例は、設計者が、ブロックAおよびBの位置を同時
に修正しようとするものである。このような場合に、表
示装置上には、配置図および2つの等高線図が同時に出
力される。今、目的関数は、各ブロックの位置座標の関
数’ (x、、 )’a、 Xb。
Yy・・・、Xs、)’*)であるから、例えばブロッ
ク人の位置t−aからa’ K移動した場合には、(X
b。
yb)平面内での等高線形状が、X、、X、の変化の影
響により変化することになる。そのため、ブロックA、
Bの位置修正に伴い、I、nの範囲内の等高線は刻々と
変化することになる。この等高線の形状変化を、ブロッ
クの位置の移動と連動させて、表示装置上に出力する。
これを見ながら、設計者は最も適切なブロック位置の修
正を容易に実施することが可能である。なお、前に示し
た例と同様に、等高線と共に、目的関数値の増加が最小
となる方向(図中矢印12.13)、また、目的関数値
あるいはその勾配の値、方向等を同時に表示することも
可能である。
第9図、第10図はさらにもう一つの、本実施例になる
装置の機能を示すものであり、第9図は配置図を、第1
0図は、目的関数のグラフを示すものである。
ここで示す例は、ブロックB、Eのいずれかを移動する
必要が生じ、いずれのブロックを移動させるかを、設計
者が決定しようとする場合についてのものである。設計
者からの要求により、ブロックB、Eの位置、点すおよ
び点eでのX、y方向の目的関数値のグラフ(第10図
)が、表示装置土に配置図と共に表示される。この場合
には、点すの近傍での目的関数の形状は、急峻な谷とな
っており、一方、点eでの谷間はなだらかな形状となっ
ている。つまり、ブロックBの移動は、ブロックEの移
動に比べ、目的関数値を大きく増加させることが、図か
ら判断できる。これを見て、設計者は、ブロックEを移
動するという方針を、容易に採ることができる。なお、
この例では、各点のx、y方向での目的関数のグラフを
示したが、設計者からの要求により、任意の方向、もし
くは玉章の個数の方向についての目的関数のグラフを示
すことができる。
一般に、最適化問題を、各種計画手法によシ解いた場合
には、真の解でない点が解として発見されることがある
。上記した目的関数のグラフは、計画手法により得られ
た解が真の解か否かを判定するのに使用することも可能
である。りまシ、真の解でない点でのグラフは、第6図
のような谷間の形状をしたものとはならず、ある方向に
ついて減少する形状となる。
〔発明の効果〕
以上説明した如く、本発明によれば、プラント機器ある
いはLSI回路等のレイアウト設計に際して、各種計画
手法を用いて自動的に実施されたブロック配置を、設計
者が対話的に修正する場合に、設計者の修正のための判
断を効率良く支援することが可能である。したがって、
このような対話型レイアウト計画支援装置を使用するこ
とによる経済性の改善の効果は大きい。
【図面の簡単な説明】
第1図は本発明になる一実施例装置の構成を示すブロッ
ク図、第2図は演算装置内での処理の概要を示す流れ図
、第3図はブロックの配置図、第4図は目的関数の等高
線図、第5図、第6図はブロック配置図、第7図はブロ
ック配置図、第8図はそれに対応する目的関数の等高線
図、第9図はブロック配置図、第10図はそれに対応す
る目的関数のグラフを示す線図である。 1・・・表示装置、2・・・入力装量、3・・・演算装
置、4・・・記憶装置、5・・・矩形ブロック、6・・
・ブロック配置領域、7・・・ブロック内接円、8・・
・制限領域。

Claims (1)

    【特許請求の範囲】
  1. 1、機器もしくは回路素子等のレイアウトを各種計画技
    法により自動的に実施し、かつその結果を対話方式で修
    正する装置において、該機器もしくは回路素子等のレイ
    アウト結果を示す配置図および自動レイアウトで使用し
    た評価基準についての情報を同時に図形表示し、それら
    表示内容を、配置修正についての入力に従い、同時に変
    化させることを特徴とする対話型レイアウト計画支援装
    置。
JP61052469A 1986-03-12 1986-03-12 対話型レイアウト計画支援装置 Pending JPS62210582A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61052469A JPS62210582A (ja) 1986-03-12 1986-03-12 対話型レイアウト計画支援装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61052469A JPS62210582A (ja) 1986-03-12 1986-03-12 対話型レイアウト計画支援装置

Publications (1)

Publication Number Publication Date
JPS62210582A true JPS62210582A (ja) 1987-09-16

Family

ID=12915573

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61052469A Pending JPS62210582A (ja) 1986-03-12 1986-03-12 対話型レイアウト計画支援装置

Country Status (1)

Country Link
JP (1) JPS62210582A (ja)

Similar Documents

Publication Publication Date Title
JP2804224B2 (ja) ネットワーク図描画方法およびシステム
JPH0552986B2 (ja)
JPH01209573A (ja) Cadスケッチ入力作図方法
JPS62210582A (ja) 対話型レイアウト計画支援装置
US20030014722A1 (en) Automatic layout design method of wirings in semiconductor integrated circuit
JPS63155260A (ja) コンピユ−タによる表の編集方法
JPS61228577A (ja) レイアウト設計支援システム
JPS60163162A (ja) 3次元連接体の形状定義方法
JP2785751B2 (ja) 部品番号整列方法
JP2667454B2 (ja) 作図装置
JPH0248942B2 (ja)
JPH04172566A (ja) 配線パターンの形状変更方法
JPS61231667A (ja) 配置支援装置
JPS62114061A (ja) 設計支援方法
JPH02297673A (ja) 図形処理装置
JPH02158879A (ja) 図形処理システムの図形配置方法
JPH07200659A (ja) 配置設計支援装置
JPH0492975A (ja) 自動配図装置
JPH0492974A (ja) 自動寸法表示装置
JP2001046768A (ja) 縫製データ作成装置
JPH01312669A (ja) 設計支援装置とプリント基板自動配置装置
JPH02115986A (ja) 格子状点列データの等高線生成方法
JPS63229569A (ja) 設計支援システム
JPH0927043A (ja) リピート柄作成装置
JPH07141530A (ja) 図面編集装置および図面編集方法