JPS62209943A - デ−タ通信方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 ループ水７）ワーク内の親局と子局との間のデータ過信
において、送信元／受信先アドレスに対する操作を簡単
にするために、フレーム中に通信の方向を表示するビッ
トを設け、アドレス領域を親局／子局アドレスに固定し
たことにより、ネットワークのハード量と遅延を少なく
することが開示されている。

〔産業上の利用分野〕

本発明は、データ通信方式、特に、ループ状伝送路を周
回するフレーム中に親局アドレスと子局アドレスとを記
述しておいて、自己が関与するフレームを判定するよう
にされているデータ通信方式において１通信の方向を表
示するビットをもうけることによって、アドレス入れ替
えなどの処理を省略するようにしたデータ通信方式に関
する。

〔従来の技術〕

第７図に示す如く、ループネットワークにおいては、親
局および子局はノードと呼ばれる送受信装置を介して、
ループ状伝送路に接続されている。

そして、第８図に示す如く、送信元アドレスと受信先ア
ドレスとを記述したフレームがループ状伝送路を周回す
る。第９図はノードの構成を示し。

第１０図（Ａ）は子局ノードの詳細部、第１０図（Ｂ）
は親局ノードの詳細部を示す。

親局、子局間の通信は第１１図に示すシーケンス図に従
って実行されるものとするが、以下、親局から子局への
データ通信第１１図（Ａ）を例にとって説明する。

（１）親局を収容するノードは、使用可能なフレームが
到着すると、第９図図示のノード構成図中のフレーム検
出／判定回路５で、使用／未使用ビットＢ／Ｉ　　（以
下Ｂ／Ｉビットという）を、、検出する（第１２図（Ａ
）＝（１）参照）。

（２）親局が子局にデータの送信を開始する場合には、
第９図図示のデータ送信回路１２を通じて、あらかじめ
フレーム操作回路７に送信要求を行っている。使用可能
フレームが遅延回路９を通過する間にフレーム操作回路
７はＢ／Ｉビットをセントし、第８図図示の受信先アド
レス（ＤＡ）上に、アドレスメモリ６にセットされた宛
先子局ノードアドレスを書き込み、送信元アドレス（Ｓ
　Ａ）上には自ノードアドレスを書き込む（第１２図（
Ａ）−（２）。

（３）参照）。

（３）フレーム操作回路７は、フレーム中の制御部の図
示されない受信開始指示ビットをセットして子局に対す
る受信開始指示を行う（第１２図（Ａ）　−（４）参照
）。

（４）このフレームが該当する子局ノードに到着すれば
、子局ノード内のフレーム検出／判定回路５（第９図）
がこれを検出する（第１２図（Ｂ）−（５）参照）。

（５）フレーム判定／検出回路５が、親局からの受信開
始指示を解読した後に、自ノードがデータを受信できる
状態であるのか否かを親局にステータスとして通知する
ために、フレームが遅延回路９を通過する間に、フレー
ム操作回路７　（第９図）は、受信先アドレスと送信元
アドレスを入れ換える（第１２図（Ｂ）−６，７参照）
。

（６）子局が他の親局からのデータ受信中あるいは受信
待ち状態でなく、受信可能な状態であれば、フレーム操
作回路７は、フレーム中の制御部の図示されない受信可
能ビットにより。

受信可能を親局に通知する。そして親局ノードからのデ
ータフレームの受信待ちの状態となる（第１２図（Ｂ）
−８参照）。

（７）このフレームが再び親局ノードに戻って来ると、
フレーム検出／判定回路５でこれを検出し、子局ノード
の受信可能を検出する。フレーム操作回路７は、このフ
レームを再び子局へ送るために、フレームが遅延回路９
を通過している間に受信先と送信元とのアドレスを入れ
換える。またフレーム中の制御部内のデータ読み込み指
示ビットをセットする（第１２図（Ｃ）−（９）ないし
く１２）参照）。

（８）フレーム操作回路７は、フレームのデータ部のと
ころでタイミングをとり、送信セレクタＩＯをデータ送
信回路１２側に切り換える。

データ送信回路１２は送信バッファ１４中のデータを伝
送路に送り出す（第１２図（Ｃ）−（１３）参照）。

（９）このフレームが再び子局ノードに到着すれば、フ
レーム検出／判定回路５でデータ読み込み指示を検出し
、先はど受信開始指示を行った親局からのデータフレー
ムであることを知って、データ部の先頭からデータ受信
回路１１を経由して、受信バッファ１３に書き込んで行
く。

（１０）さらにフレーム操作回路７は、フレーム中の受
信先と送信元とのアドレスを入れ換え。

制御部中の図示されない正常受信ビットをセットして親
局ノードに応答する（第１２図（Ｄ）−（１４）ないし
く１７）参照）。

（１１）以後、同一のフレームを使用して、第１１図（
Ａ）図示のシーケンスが実行されるが、フレームがノー
ドに到着する毎に、受信先と送信元アドレスを入れ換え
る必要がある。

（１２）シーケンスが終了すれば、親局は使用していた
フレームのＢ／１ビットをリセットして未使用状態とし
て解放する。

〔発明が解決しようとする問題点〕

上述した如き従来の技術では、親局ノードと。

子局ノードとの間で第１１図図示のシーケンスで通信を
行う場合に、受信先アドレスと送信元アドレスとを入れ
換える操作が必要である。このために制御が複雑になり
、かつ回路規模が大となり、また遅延が太き（なる。

〔問題点を解決するための手段〕

第１図は本発明の原理図を示し２本発明に用いるフレー
ム構成を示す。図中、親局と子局との間で行う通信の方
向を表示するビットＣがもうけられており、アドレス部
には親局アドレス記述部と子局アドレス記述部とがもう
けられている。フレーム上のその他の構成については、
従来の場合の第８図図示のものと変わりはない。なお図
示の場合、上記親局アドレス記述部には親局ノードアド
レスが記述され、また上記子局アドレス記述部には子局
ノードアドレスが記述される。

親局あるいは子局は夫々フレームを送信するに当っては
、上記アドレス記述部の内容を変更することなく、上記
通信の方向を表示するビットＣの内容を変更するように
している。

〔作用〕

本発明のフレーム構成を用いる場合には２通信の方向を
表示するビットを操作することによって。

受信側で自己あてのフレームであることを判別すること
ができる。即ち、従来方式の場合には受信先アドレスと
送信元アドレスとを知ることによって、いずれの方向の
通信であるかを判別していたために、当該受信先アドレ
スと送信元アドレスとをその都度入れ換える操作が必要
であったが１本発明の場合には上記ビットを書替えるだ
けで足りる。

〔実施例〕

第２図図示のループネットワーク（第７図と同じ）にお
いて、従来技術と同様に親局、子局間の通信を考える。

第３図はノード構成図、第４図は子局ノードにおけるア
ドレス操作に関連する部分−の詳細図、第５図は親局ノ
ードにおけるアドレス操作に関連する部分の詳細図を示
す。第３図、第４図、第５図の構成は、従来の場合と殆
んど同じ形で示されている。

以下、従来技術と同様に親局から子局へのデータ通信（
第１１図（Ａ））を例にとって説明する。

ｌ）親局を収容するノードは、使用可能なフレームを、
フレーム検出／判定回路５で検出すると。

親局アドレス記述部１Ａと、子局アドレス記述部２Ａ（
第１図参照）とに自ノードアドレスと相手先の子局ノー
ドアドレスとをアドレスメモリから書き込む。

そして通信方向表示ビットを親局−子局にセットし、制
御部の図示されない受信開始指示ビットをセットする（
第６図（Ａ）　−（１）ないしく５）参照）。

２）子局ノード側では、このフレームを検出し。

子局ノードアドレス２Ａに自ノードのアドレスが書き込
まれているのを知ると１通信方向表示ビットが親局−子
局となっていることを確認し。

これを子局−親局に書替える。

そして、制御部の受信開始指示を解読し、受信可能な状
態であれば、ステータスとして制御部内の図示されない
受信可能ビットをセットする（第６図（Ｂ）−（６）な
いしく８））。

３）このフレームが再び親局ノードに到着すれば。

親局ノードは親局ノードアドレス１Ａに自ノードのアド
レスが書き込まれているのを知り９通信方向表示ビット
を親局−子局へ書替える。そして、制御部により、子局
の受信可能を検出し。

データ読み込み指示ビットをセットして、データの送信
を開始する（第６図（Ｃ）−（９）ないしく１２）　）
。

４）子局はこのフレームを受信すると９通信方向表示ビ
ットを変更し、データ読み込み指示を解読して、データ
読み込みを開始する。そして正常受信ビットをセットし
て親局ノードに応答する。以下同様の手順でデータ通信
を続行する（第６図（Ｄ）−（１３）ないしく１５）　
”）。

第４図および第５図図示のノード内部構成図と第１０図
（Ａ）および第１０図（Ｂ）図示のノード内部構成図と
を対比すると判るように１本発明によれば。

（ｉ）子局ノードにおいては、アドレス入れ換えのため
の、内部セレクタが不要となり、遅延回路を小さく出来
る。

（ｉｉ）子局ノード、親局ノード共に、内部セレクタの
切り換え、制御が不要となり２代わりに。

１ビツトの通信方向を表示するビットのみを操作すれば
良いので、フレーム操作回路のハード量を小さくできる
。

〔発明の効果〕

以上説明した如く９本発明によれば、ノード内部でフレ
ームのアドレス部を入れ換える操作が不要となり、ノー
ドのハード量、及び遅延量を小さくできる。

【図面の簡単な説明】

第１図は本発明の原理図に対応する本発明において用い
られるフレーム構成、第２図はシステム構成、第３図は
ノード構成、第４図は子局ノードの要部詳細図、第５図
は親局ノードの要部詳細図。 第６図（Ａ）ないしＣＤ）は動作説明図、第７図はシス
テム構成、第８図は従来のフレーム構成。 第９図は従来のノード構成、第１０図（Ａ）は従来の子
局ノードの要部構成図、第１０図（Ｂ）は従来の親局ノ
ードの要部構成図、第１１図は通信シーケンス、第１２
図（Ａ）ないしくＤ）は従来の動作説明図を示す。 図中の符号５はフレーム検出／判定回路、６はアドレス
メモリ、７はフレーム操作回路、９は遅延回路、１０は
送信セレクタ、ＬＡは親局アドレス記述部、２Ａは子局
アドレス記述部、Ｃは通信方向表示ビットを表わす。

Claims (1)

1. 【特許請求の範囲】 複数の親局と子局がループ状伝送路に接続され、親局と
   子局の間の通信を伝送路上を周回するフレームを用いて
   実現し、当該フレーム上に上記親局のアドレスと上記子
   局のアドレスとを記述して自己の関与するフレームを判
   定するようにされたデータ通信方式において、 上記フレーム中に親局と子局との間での通信の方向を表
   示するビット（Ｃ）を設けると共に当該フレーム中のア
   ドレス領域に親局アドレス記述部（１Ａ）と子局アドレ
   ス記述部（２Ａ）とを設けるよう構成してなり、 上記親局および上記子局は夫々フレームを送信するに当
   って上記通信の方向を表示するビットの内容を書替える
   ようにした ことを特徴とするデータ通信方式。